Резервированная система Советский патент 2006 года по МПК G06F11/18 H05K10/00 

Резервированная система по авт. св. СССР № 1084802, отличающаяся тем, что, с целью устранения последствий сбоев в резервных блоках, в качестве которых используются процессоры, в каждый канал резервирования дополнительно введены блок управляемой мажоритации признака команды и триггер сброса ошибки, причем выход признака команды каждого из резервных блоков соединен соответственно, с первым, вторым и третьим входами блока управляемой мажоритации признака команды, выход контроля каждого из резервных блоков соединен соответственно с четвертым, пятым и шестым входами блока управляемой мажоритации признака команды, выходы первого, второго и третьего разрядов регистра управления соединены с седьмым, восьмым и девятым входами блока управляемой мажоритации признака команды, выход которого соединен с управляющим входом резервного блока, с информационным входом триггера сброса ошибки, выход каждого из которых соответственно соединен с входами обнуления первого, второго и третьего разрядов регистра управления соответствующего канала резервирования.