Устройство для программного управления Советский патент 1988 года по МПК G05B19/418 

tf

о

00

о

00 4

ю

лов и уменьшении абсолютной погрешности программирования, что достигает™ ся за счет автоматического переклн - чения диапазонов программирования временных интервалов. Это позволяет

уменьшить без ограничения диапазона програм1 1ирования емкость первого счетчика, а значит увеличить его быстродействие и уменьпгить абсолютную по- грешность программирования. 2 ил.

Изобретение относится к автоматг тике и вычислительной технике и может быть использовано в быстродейст-- вующих системах управления экспериментальными установками при исследовании быстропротекающих процессов. Цель изобретения - расширение диапазона программируемых временных интервалов и уменьшение абсолютной погрешности программирования. Устройство содержит блок 1 ввода, блок 2 памяти, блок 3 сравнения, коммутатор 45 первый 5 и второй 6 счетчики импульсов, преобразователь 7 код-код, блок 8 вывода, блок 9 управления, многоступенчатый делитель 10 частоты, селекторный коммутатор 11 каналов. Блок 9 управления состоит из блока пуска, генератора тактовых импульсов, счетчика адреса, регистра адреса, блока совпадения, первого, второго и третьего элементов ИЛИ, первого, второго, третьего и четвертого элементов И. Преимущество изобретения состоит в расширении диапазона задаваемых временных интерваi (Л

I

I Изобретение относится к автомати I ке и вычислительной технике и может ;быть использовано в быстродействую- |1цих системах управления эксперимен- |тальными установками при исследова- |нии быстропротекающих процессов. I Цель изобретения - расширение диа- |Пазона программирования временных интервалов и уменьшение абсолютной погрешности программирования. I На фиг. 1 изображена структурная схема устройства для программного управления; на фиг. 2 - структурная ;схема блока управления..

I Устройство содержит блок 1 ввода, |блок 2 памяти, блок 3 сравнения, коммутатор 4, первый 5 и второй 6 счет- |чики, преобразователь 7 код-код,блок 8 вывода, блок 9 управления, много- 1ступенчатый делитель частоты 10, се- ;лекторный коммутатор 11 частот. Блок 19 управления состоит из блока 12 пус |Ка, генератора 13 тактовых частот, счетчика 14 адреса, регистра 15 адре са,блока 16 совпадения, первого 17, второго 18, третьего 19 элементов НЛИ, первого 20, второго 21, третьег 22 и четвертого 23 элементов И.

Устройство работает следующим об- разом.

Производится запись программы управления исполнительными устройствами. Программа представляет собой совокупность управляющих команд, записываемых в блок 2 памяти посредством блока 1 ввода и преобразователя 7 код-код, в порядке, соответствующем очередности их выполнения во времени. Каждая управляющая команда за- нимает один адрес блока 2 памяти и состоит из трех частей: кода длительности временного интервала, кода диапазона временного интервала и кода состояния каналов. Код длительности

и код диапазона временного интервала записываются в блок 2 памятей непосредственно с блока 1 ввода в двоичной форме, а код состояния каналов - через преобразователь 7 код-код,где приводится к позиционному виду, в котором каждому управляющему каналу определен один разряд кода. Запись единицы в любом разряде кода состояния каналов соответствует включению, а запись нуля - отключению соответствующего канала управления.

Запись программы осуществляется следующим образом.

С помощью,клавиатуры, входящей в состав блока 1 ввода, необходимо набрать код длительности, код диапазона временного интервала и код состояния каналов первой управляющей команды. Затем на первом выходе блока 1 формируется сигнал, поступаю- ищи на yпpaвляюшJ e входы блока 2 памяти и блока 9 управления. В блоке 9 управления сигнал поступает на управляющий вхо регистра 15 адреса и через второй элемент ИЛИ 18 - на сченый вход счетчика 14 адреса. Передним фронт ом данного сигнала производится запись кода первой команды в блок 2 памяти по первому адресу, подаваемому на его адресные входы с выходов счетчика 14. Кроме того, код а,1феса записываемой команды запоминается в регистре 15 адреса, входы которого соединены с адресными шинами. Задним фронтом сигнала в счетчике 14 формируется адрес следующей команды. Следующий адрес подготавливает блок 2 памяти для записи следую щей команды. Таким образом осуществляют поочередную запись всех управляющих команд програмг ы. Последней в блок 2 памяти вводят служебную команду, в которой вместо кода длительностн временного интервала записывают код количества циклов повторения программы. После записи служебно команды в регистре 15 фиксируется ее адрес.

Перед запуском устройства с выхода начальной установки блока 12 пуска подается сигнал на входы обнуления счетчика 6, блока 8 вывода, на первый вход обнуления многоступенчатого делителя 10, через элемент ШШ 17 на вход обнуления счетчика 14 адреса и через элекент ИЛИ 19 на входы обнуления счетчика 5. Этим сигналом производится установка устройства в исходное состояние.

Сигналом Пуск, поступающим с выхода блока 12 производится запуск программного устройства. Сигнал Пуск поступает на вход генератора 13 тактовых частот. На выходах генератора 13 появляются две противофазные частоты Пи F2. Импульсы частоты F1 поступают на вход i Horoступенчатого делителя 10. Выходы каждой ступени делителя 10 подключены к входам селекторного коммутатора 1 1 частот, на управляющие входы которого с блока 2 памяти поступает код диапазона временного интервала, заданного в первой управляющей команде. Тактовая частота, соответствующая поданному коду диапазона с одного из выходов делителя 10 через селекторный коммутатор 11 каналов, поступает на счетный вход счетчика 5, в котором происходит счет текущего времени.

Код текущего времени с выходов счетчика 5 через коммутатор 4 поступает на вторые входы блока 3 сравнения , на первые входы которого с вторых выходов блока 2 памяти подан код длительности временного интервала, запрограммированного в первой управляющей команде.

При совпадении кода длительности временного интервала и кода текущего времени с выхода блока 3 сравнения на управляющий вход блока 8 вывода поступает сигнал, устанавливающий вь1ходной код блока 8 в соответствии с кодом состояния каналов, подавае1 ы на его входы с первых выходов блока 2 памяти. Сигнал с выхода блока 3 сравнения также поступает на второй вход обнуления делителя 10, обнуляя все его ступени деления, и в блок 9 управления, где открывает элемент И

0

0

5

21, а также через элемент ИЛИ 19 обну ляет счетчик 5.

Импульс тактовой частоты F2 через открытый элемент И 21 и элемент ШШ 18 переключает счетчик адреса 14. В адресные шины с выходов счетчика 14 поступает адрес следующей команды. На выходах блока 2 памяти появляется код следукяцей команды.

Так как делитель 10 и счетчик 5 обнуляются сигналом с выхода блока 3 сравнения, отсчет интервала времени, запрограммированного в следую5 щей команде, начинается с нуля.

Аналогично выполняются все управляющие команды программы. При появлении на выходах счетчика 14 адреса последней служебной команды происходит совпадение кодов текущего адреса и адреса последней команды на входах блока 16 совпадения. При этом сигнал с выхода блока 16 открывает элементы И 20, 22, 23.

Сигнал тактовой частоты F1 через элемент И 23 поступает на управляющий вход коммутатора 4 и подключает к вторым входам блока 3 совпадения выходы счетчика 6 импульсов, в кото0 ром производится счет количества

отработанных циклов повторения прог- paMNbi. Если не происходит совпадения кодов на входах блока 3 сравнения, то сигналом с выхода блока 16

g совпадения через элемент ИЛИ 19 производится сброс в исходное нулевое состояние счетчика 5 импульсов и через элемент VI 22 к элемент ИЛИ 17 сигналом тактовой частоты F2 сбрасы0 вается в нулевое состояние счетчик 14 адреса. Задним фронтом сигнала с блока 16 совпадения в счетчике 6 импульсов производится увеличение на единицу кода количества отрабо-

5 танных циклов повторения программы. Таким образом, при появлении на выходах блока 2 памяти служебной команды производится установка устройства в исходное состояние, а затем

0 повторение цикла отработки программы. Когда будет отработано заданное в служебной команде число циклов, в момент появления на выходе блока 2 памяти служебной команды произойдет

5 совпадение кодов на входах блока 3 сравнения и сигнал с его выхода через открытый элемент 20 И установит в исходное состояние блок 12 пуска и прекратит подачу сигнала Пуск на

вход генератора 13 тактовых частот. Дальнейшая отработка программы прекращается. Для повторного запуска устройствг1 необходимо лодать с блока 12 пуска сигнал начальной установки, а затем сигнал Пуск.

Если необходимо с малой абсолютной погрепшостью запрограммировать .продолжительный интервал времени, то он разбивается на два или несколько интервалов неодинаковой .длительности Эти интервалы записывают в две или несколько управляющих команд.Большие интервалы программируются на старших диапазонах J обеспечиваюш:их необходимую длительность суммарного интервала, а наименьший - на младшем диапазоне, обеспечивающем наименьшую погрешность суммарного интервала. При этом изменение состояния каналов заданное по окончании суммарного интервала, программируется соответст- вукщим изменением кода состояния каналов в управляющей команде последнего из суммируемых интервалов времени. Код состояния каналов в упраляющих командах первых суммируемых интервалов остается таким же, как в управляющей команде предыдущего программируемого интервала времени.

Расширение диапазона задаваемых временных интервалов достигается также за счет того, что отсчет интервалов времени в устройстве производится не от момента подачи сигнала Пуск, как в основном изобретении, а от конца предыдущего интервала.

,

14030846

При таком алгоритме работы блока уп-| равления емкость первого счетчика им- пульсов лимитирует длительность каждого программируемого интервала време

ни, а не продолжительность всей програмьы, как в основном изобретении. В устройстве новый алгоритм работы осуществлен за счет введения новой связи между третьим входом третьего элемента ИЛИ и выходом блока сравнения .

Формула изобретения

Устройство для программного управления по авт.св. № 1179273, отличающееся тем, что, с целью расширения диапазона программируег-ых интервалов времени и уменьшения абсолютной погрешности программирования, дополнительно введены селекторный коммутатор частот и многоступенчатый делитель, подключенный выходами к ин- формационным входам селектора, выход которого соединен со счетным входом первого счетчика импульсов, а управляющие входы селектора соединены с третьими выходами блока памяти, первый вход многоступенчатого делителя соединен с выходом тактовой частоты блока управления, первый вход начальной установки соединен с выходом Начальная установка блока управ- ления 5 второй вход начальной установки соединен с выходом блока сравнения и с третьим входом третьего элемента И1Ш блока управления.

cpue.Z