(21)4180665/24-24
(22)12.01.87
(46) 23.08.83, Бюл. 31
(72) А.Л. Вяткин и Г.Б. Галикеев
(53)621.398(088.8)
(56)Авторское свидетельство СССР W 758514, кл. Н 03 М 13/00, 1978.
Патент ФРГ И 2759106, кл. Н 03 К 13/24, 1977.
(54)УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ И ДЕКОДИРОВАНИЯ ИНФОРМАЦИИ
(57)Изобретение относится к радиотехнике, электросвязи и может использоваться в системах передачи цифровой
информации для кодирования и декодирования информации цилиндрическими БЧХ-кодами. Изобретение позволяет повысить быстродействие устройства. Декодируемое сообщение поступает в блок 1 ввода-вывода на вход последовательно-параллельного интерфейса 2, декодируется по алгоритму, заложенному в микроэвм 3, с помощью блоков 5,7 постоянной памяти, сумматоров 6, 8 по модулю два и поступает на выход параллельного интерфейса 4. Кодировав ние сообщения осуществляется в обратном порядке. 5 ил.
название | год | авторы | номер документа |
---|---|---|---|
АДАПТЕР-КОММУТАТОР МАГИСТРАЛЕЙ С САМОКОНТРОЛЕМ | 2001 |
|
RU2183852C1 |
СИСТЕМА ТРЕВОЖНОЙ СИГНАЛИЗАЦИИ | 1994 |
|
RU2103744C1 |
УСТРОЙСТВО КОДИРОВАНИЯ-ДЕКОДИРОВАНИЯ ИНФОРМАЦИИ | 1994 |
|
RU2115231C1 |
Устройство сопряжения для контроля блоков памяти | 1991 |
|
SU1836723A3 |
УСТРОЙСТВО КОММУНИКАЦИОННОГО ИНТЕРФЕЙСА | 2010 |
|
RU2460124C2 |
УСТРОЙСТВО КОНТРОЛЯ ПРОЧНОСТИ КРЫЛА ВОЗДУШНОГО СУДНА | 2011 |
|
RU2469289C1 |
Устройство для отладки микропроцессорных систем | 1985 |
|
SU1285482A1 |
Устройство для сопряжения магистрали с ЦВМ | 1988 |
|
SU1569837A1 |
Устройство для сопряжения вычислительной машины с внешними устройствами | 1981 |
|
SU1013939A1 |
Формирователь кодов для рельсовой цепи | 1990 |
|
SU1753598A1 |
00
со
оо
Изобретение относится к радиотехнике, электросвязи и может использоваться в Системах передачи цифровой информации с кодировани ем цикличес- кими кодами БЧХ.
Цель изобретения - повышение быстродействия устройства.
На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - функциональная схема последовательно- параллельного интерфейса, микроЭВМ и параллельного интерфейса; на фиг.3- блок-схема алгоритма работы микроЭВМ в режиме кодирования; на фиг. А - временная диаграмма работы устройства в режиме кодирования; на фиг. 5 - блок-схема алгоритма работы микроЭВМ в режиме декодирования.
Устройство для кодирования и декодирования информации содержит (фиг.1) блок 1 ввода-вьшода, вьтолненный на последовательно-параллельном интерфейсе 2 типа Электроника C5-2I02, микроэвм 3 типа Электроника С5-21М и параллельном интерфейсе 4 типа Электроника С5-2102, первый блок 5 постоянной памяти, первый блок 6 сумматоров по модулю два, второй блок 7 постоянной памяти и второй блок 8 сумматоров по модулю два.
Микроэвм 3 имеет два межмодульных шестнадцатиразрядных параллельных интерфейса МПИ1 и МПИ2, предназначенные для подключения микроЭВМ к внеш- ним магистралям и устройствам (фиг.2)
Внешняя магистраль, подключенная к МПИ1 микроэвм 3, называется Ml. Внешняя магистраль, подключенная к МПИ2 микроэвм 3, называется М2.
Первый двунаправленный вход-выход микроэвм 3 сформирован межмодульным параллельным интерфейсом МПИ1, соединяющимся через разъем ХТ1 с внешней магистралью МП, к которой подсоеди- няется двунаправленный вход-выход последовательно-параллельного интерфейса 2. Интерфейс 2 содержит 12 каналов ввода-вьшода параллельной 8-разрядной информации, каждый канал свя- зан с общей внешней магистралью (в зависимости от схемы включения Ml или М2)через разъем ХТ1.
Модуль Электроника С5-2102 имеет шесть 8-разрндных последовательных каналов, каждый из которых может работать в режимах преобразования последовательного кода в паралЛельный и параллельного в последовательный.
Вход последовательной информации осуществляется по одному из каналов через контакт Б18 разъема ХТ4, а вьгоод информации, преобразованной в параллельную, через двунаправленный вход-выход, выходящий на контакты А23-А29, А19, A2I , Б19, Б29, Б24, Б25, Б28-БЗО разъема ХТ1 на магистраль Ml .
Параллельная информация, предназначенная для передачи по последовательному каналу, поступает с магистрали Ml через те же контакты разъема ХТ1 двунаправленного входа-выхода модуля Электроника С5-2102, .преобразуется в последовательный код и с контакта Б4 разъема ХТЗ поступает в линию связи.
Связь параллельно-последовательного интерфейса 2 по параллельному канлу с блоком 5 памяти и блоками 6 и 8 сумматоров по модулю два осуществляется через два восьмиразрядных канала ввода-вывода КВВ7 и КВВ8.
Второй двунаправленный вход-выход микроэвм Электроника С5-21М сформирован межмодульным параллельным интерфейсом МПИ2, соединяюпщмся через разъем ХТ2 с внешней магистралью М2 (фиг.2).
К внешней магистрали М2 подсоединяется двунаправленный вход-выход параллельного интер фейса 4. Через разъем ХТ1 второй модуль Электроника С5-2102 связан с магистралью М2 (фиг. 2). Через контакты А23-А29, А19, А21, Б19, Б22, Б24, Б25, Б28- БЗО разъема ХТ1 интерфейс 4 получает информацию с магистрали М2 от микро- ЭВМ 3 и через эти же контакты выдает ее на магистраль М2 в микроЭВМ 3. . Внешним потребителям интерфейс 4 выдает информацию по одному из 12 каналов через контакты А29, Б27, А26, Б25, А24, А20, 827 разъема ХТ4 в параллельном виде, и через эти же контакты получает ее от внешних устройств.
В структуру самой микроЭВМ включена также единая внутренняя магистраль МО, к которой подключены все устройства, расположенные на плате микроэвм Электроника С5-21М.
В состав платы микроЭВМ Электроника С5-21М входят микросхемы цифро вого ввода-вьгеода, позволяющее пользователю включать микроэвм в устрой314
ство для кодирования и декодирования информации (фиг. 2),
Эти микросхемы связаны с единой внутренней магистралью МО. Микросхемы цифрового ввода-вьюода содержат четыре канала ввода-вьшода: КВВ1, КВВ2, КВВЗ, КВВ4. Ввод-вьшод информации параллельный, восьмибитовый.
Устройство работает следующим об- разом.
Для примера рассмотрим циклический код БЧХ (16,7,6). Этот код содержит 7 информационных и 9 проверочных символов. В режиме кодирования семираз- рядный информационный набор символов в параллельном коде поступает на вход интерфейса 4 и записьшается в его программно-доступный регистр КВВ1 . Микроэвм 3 анализирует поступление информации по сигналу сопровождения от источника информации и считьшает данные из программно-доступного регистра КВВ1 интерфейса 4 со стиранием, подготавливая КВВ1 интерфейса 4 для приема следующего информационного набора (фиг. 3). Команды считывания из КВВ1 интерфейса 4 и записи в КВВ7 интерфейса 2 - это две команды, которые интерпретируются следующим обра- зом: считать данные из ячейки памяти (регистр КВВ1 интерфейса 4) по адресу В и занести в общий регистр Л- 84АВ, вторая команда 94АС - занести из общего регистра А в ячейку памяти по адресу С, где адрес С - адрес программно-доступного регистра КВВ7 интерфейса 2.
После записи семи бит информации в КВВ7 интерфейса 2 информация потен- циальными уровнями с выхода КВВ7 поступает на адресный вход блока 5 памяти и на его выходах образуются проверочные символы кода, которые за- письшаются в регистры КВВЗ и КВВ4 микроэвм 3. Следующая команда 44А8 - считать из КВВЗ и логически сложить с общим регистром А. После анализа сигнала Байт передан или Нет с помощью опроса по адресу регистра КВВА интерфейса 2 командой 94А7 информация, из общего регистра А переписывается в КВВЗ. При этом тактовые импульсы передачи считывают информацию из регистра последовательной связи РСС, входящего в состав КВВ4 интерфейса 2. После передачи байта тактовые импульсы Ти/8 переписывают информацию из КВВЗ в РСС и одновременно
134
сигнал Байт передан записьшается в КВВ4 интерфейса 2. МикроЭВМ 3 анализирует содержимое КВВ4 интерфейса 2, после прихода сигнала Байт передан переписьгаает второй байт командами 84АЗ и 94А7 из КВВ4 микроЭВМ 3 и КВВЗ интерфейса 2 и переходит на анализ состояния интерфейса 4, а передача второго байта из регистра РСС осуществляется уже независимо от работы микроэвм 3. Скорость поступления данных в интерфейс 4 должна быть согласована со скоростью передачи по каналу. Причем поскольку устройство выполняет операцию кодирования почти мгновенно и микроЭВМ 3 не затрачивает значительного времени, то, если необходимо, чтобы информация передавалась без разрьшов, одно кодовое слово за другим, частота поступления информации в интерфейс 4 должна быть равна Ти/16 (фиг. 4).
Время кодирования занимает одну операцию обращет1 я к ПЗУ, а в известном устройстве 4 цикла обращения при 16-разрядном кодовом слове, следовательно, время кодирования сокращает ся, что дает возможность достаточно просто вести передачу в последовательном (параллельном) коде.
В режиме декодирования с помощвю последовательно-параллельного интерфейса 2 кодовое слово двоичного сист тематического кода (например, кода 16,7,6), передаваемого по линии связи, преобразуется в параллельный вид При этом вначале информация в последовательном виде поступает в РСС, расположенный в КВВ1 интерфейса 2, импульсом Ти/8 она переписывается в регистр КВВ2 интерфейса 2, РСС освобождается для приема следующего байта. Импульс Ти/8 также записьшается в КВВ1 интерфейса 2. Этот сигнал анализируется в цикле мшсроЭВМ З. Деление Ти и перепись из РСС в регистр КВВ2 осуществляется стандартными аппаратными средствами модуля Электроника СЗ-2102. Микроэвм 3 по команде 84АД считьшает из КВВ2 интерфейса 2 данные во входной регистр А, который является одним из общих регистров микроэвм 3, а следующей командой 94АС переписьшает из общего регистра А данные в КВВ7 интерфейса 2 (фиг.5) После этого микроЭВМ 3 анализирует сигнал Байт принят о приходе второго байта, и после прихода этого
5U
сигнала снова вьтолняет команду 84АД а после нее команду 94 АЕ. Таким образом, принятый байт считьшается из КВВ2 в общий регистр А микроЭВМ 3 и из него записывается в КВВ8, поскольку в общем регистре Е находится адрес КВВ8 (фиг. 5). С выхода КВВ7 информационные биты (в случае кода 16, 7,6) в потенциальном виде поступают на адресные входы блока 5 памяти, на выходе которого формируются проверочные биты от принятой информации (9 бит в случае кода 16,7,6). Эти биты поступают на первые входы блока 6 . сумматоров, на вторые входы которого поступают проверочные биты из КВВ7 и КВВ8 интерфейса 2 (1 бит из КВВ7 и 8 бит из КВВ8 в случае кода 16,7,6) На выходе блока 6 су {маторов формиру- ется синдром, который поступает на входы блока 7 памяти, с выхода кото рого считывается комбинация ошибок, соответствующая данному виду синдрома. С выхода блока 7 комбинация оши- бок поступает на первые входы блока 8 сумматоров, на вторые входы которого поступает семь информационных бит с выхода КВВ7 интерфейса 2. Единица в комбинации ошибок соответствует символу, принятому с ошибкой, следовательно, в блоке 8 сумматоров ошибочные символы инвертируются, а принятые без ошибок, которым в комбинации ошибок соответствует О, проходят через блок 8 без изменения. Все эти операции вьтолняются без временных задержек, поэтому с выхода блока 8 сумматоров декодированная информация записывается в КВВ1 микроЭВМ 3 практически мгновенно. МикроЭВМ 3 по команде 84СГ осуществляет считывание информации из КВВ1, отбрасывает проверочные символы и информационная
ЯаЫ 1н№о1 5AS
9т 9
5 о о
5
136
часть по команде У4 СВ с двунаправленного входа-выхода через параллельный интерфейс 4 выдается потребителю (фиг. 2,5). При этом в полученном кодовом слове будут исправлены все ошибки, находящиеся в пределах корг ректирующей способности кода. Например, для кода (16,7,6) будут испррв- лены все ошибки кратности 1 и 2, а также 24 ошибки кратности 3. При этом реализуются все корректирующие возможности используемого циклического кода (например, кода 16,7,6 с порождающим полиномом x +X +X +X +Х- и кодовым расстоянием ).
Формула изобретения
Устройство для кодирования и декодирования информации, содержащее блок ввода-вывода, последовательный вход- выход и параллельные входы-выходы кот торого являются соответственными входами-выходами устройства, первый блок памяти, вьосоды которого соединены с одноименными первыми входами первого блока сумматоров и одноименными первыми входами блока ввода-вьшода, о т- личающееся тем, что, с целью повьш1ения быстродействия устройства, в него введены второй блок сумматоров и второй блок памяти, выходы первого блока сумматоров соединены с одноименными входами второго блока памяти, выходы которого соединены с одноименными первыми входами второго блока сумматоров, выходы которого соединены с одноименными вторыми входами блока ввода-вьшода, выходы блока ввода-вывода соединены с одноименными входами первого блока памяти и одноименными вторыми входами первого и второго блоков сумматоров.
Cvumttfrj O HHkie из LHfnff)rй ca i efuiua fnuemf HUffo-ilft}
iutf434mt iauHut ut вещею prtue- mpa IHtn uiimefVfucal
Считать ванниг ui afuteif ft Л t trees ш/mffqsfucal
Дамние ui Klt ffuffo - JtMJ Mfffcmu g KISS UHmfpiprucat
Моменты поступления даниьп 9 ингпер- срейс
Bpew дюрмиробиния и )(. м- 9о8о&1 слоВа В пикрО ЭВМЗ
Строб Ти/8
Время хранения f SO и 2-80 ScuJ/noS 0
KBBS интердзейса.
Моменты перезаписи байпиЛ из КВВ5 5 КС
Вреня переда- Времятк-Время
чи 1-го байта редачи.передачи
2-го дай/ли1-ео байта
ФигЛ
A:--K KtH
Считать ШтизШ unmeptpeuca и занести S общий регистр микро-эвмз
Записать из общего регистра А данныб б КВВ 7 интерфейса 2
Считать faur и.зКВВ2 Uffmepijfeuce2u занести 8 оУщий fesucmp MUffpo-ЗВМЗ
Записать далные из рееис раА б f(Bd8 интер(рейса Z
I
Вм Ш1 Ш1ИМ нян нм мм н| вмиМянймвя няв нншшммш и м
Считать иъКВВ1 MUf(po-3BM} ванны д КВВ1 ин тер (рейса
Редактор С. Патрушева
Составитель М. Никуленков Техред М.Моргентал Корректор. И. Эрдейи
Ли
i
из рееис ер(рейса Z
I
вмиМянймвя няв нншшммш и м
Vuz.5
Авторы
Даты
1988-08-23—Публикация
1987-01-12—Подача