Триггер со счетным входом Советский патент 1988 года по МПК H03K3/37 

(21)4194611/24-21

(22)16.02.87

(46) 07.09.88. Бюл. № 33 (72) В.Н. Курьеров

(53)621.374(088.8)

(56)Авторское свидетельство СССР № 1050120, кл. Н 03 К 21/00, 1983,

Букреев И.Н., Мансуров Б.М., Горячев В.И. Микроэлектронные схемы цифровьк устройств, М.: Советское радио, 1975, с. 102, рис.3.21.

(54)ТРИГГЕР СО СЧЕТНЫМ ВХОДОМ

(57)Изобретение относится к импульсной технике и может использоваться в

устройствах автоматики с повьт1енными требованиями к надежности. Цель изобретения - повышение надежности и быстродействия. Устройство содержит три элемента памяти, выполненных на трех элементах ИЛИ-НЕ 1,2,3 и трех инверторах 4,5,6. Для достижения поставленной цели в устройство введены пять элементов И 7,8,9,10,11, причем первый и второй элементы И 7,8 соединены с первым элементом ИЛИ-НЕ 1, третий и четвертый элементы И 9,10 соединены с третьим элементом ИЛИ-НЕ 3, пятьш элемент И 11 соединен с вторым элементом ИЛИ-НЕ 2. 1 ил.

4 Ю Ю

СО 05 4

; Изобретение относится к области импульсной техники и может использо- раться в устройствах вычислительной техники.

. Цель изобретения - исключение неопределенности в работе устройства п|ри отказе отдельных элементов или Нарушения связей между ними, т.е. по- в ышение надежности работы и быстро- 4ействия.

: На чертеже представлена схема триггера со счетным входом.

Устройство состоит из трех элемен 1ГОВ памяти (основного и двух вспомогательных) , выполненных на трех элементах ИЛИ-НЕ 1-3 и трех логических элементах 4-6 (логические элементы :выполнены в виде инверторов), и пяти элементах И 7-11, входной шины 12, : Основной элемент памяти-содержит :элемент ИЛИ-НЕ 1, логический элемент 4 и элементы И 7 и 8, первый вспомо- гательньм элемент памяти - элемент ИЛИ-НЕ 3, логический элемент 6 и элементы И 9 и 10, второй вспомогатель- ньй элемент памяти - элемент ИЛИ-НЕ 2, логический элемент 5 и элемент И 11, причем выход первого элемента ИЛИ-НЕ 1 соединен с входом первого логического элемента 4 и первым входом второго элемента ИЛИ-НЕ 2, выход которого соединен с входом второго логического элемента 5, выход третьего элемента ИЛИ-НЕ 3 соединен с входом третьего логического элемента 6, выходы первого и второго элементов И 7 и 8 соединены с первым и вторым входами первого элемента ИЛИ-НЕ 1 соответственно, выходы третьего и четвертого элементов И 9 и 10 соединены с первым и вторым входами третьего элемента ИЛИ-НЕ 3 соответственно, выход пятого элемента И 11 соединен с вторым входом второг элемента ИЛИ-НЕ 2, первьй вход первого элемента И 7 соединен с выходом первого логического элемента 4, а первые входы второго - пятого эле- ментов И 8-11 соединены с входной шиной 12, вторые входы первого и второго элементов И 7 и 8 соединены с въгходом третьего элемента РШИ-НЕ 3 второй вход третьего элемента И 9 со единен с выходом третьего логического элемента 6, второй вход четвертого элемента И 10 соединен с выходо второго элемента ИЛИ-НЕ 2, а второй

0

5 0 5 g о 5 Q

5

вход пятого элемента И 1V - с выходом второго логического элемента 5,

Устройство-работает следующим образом.

При включении источников питания состояние триггера со счетным входом может быть произвольным и если оно совпадает с одним из четырех разрешенных состояний, то работа устройства протекает в следуюш;ей последовательности.

Предположим, чтр основной элемент памяти находится в нулевом состоянии, при котором на выходах второго и третьего элементов ИЛИ-НЕ 2 и 3 и выходе первого логического элемента 4 уровень логического О, а на выходах первого элемента ИПИ-НЕ V и второго и третьего логических элементов 5 и 6 уровень логической 1, а на входной шине 12 сигнал логической 1. Тогда по окончании действия входного сигнала через время f , равное средней задержке в логических элементах И-ИЛИ-НЕ или НЕ, состояние выхода третьего элемента ИЛИ-НЕ 3 изменяется на единичное, и через время 2 J происходит переключение первого вспомогательного элемента памяти (сигнал на выходе третьего логического элемента 6 равен логическому О). Состояние основного эле- мента памяти из-за отсутствия сигналов логической 1 на выходах элементов И 7 и 8 не меняется, а следовательно, не меняется состояние второго вспомогательного элемента памяти, так как сигнал логической 1 с выхода первого элемента ИЛИ-НЕ 1, поступая на вход второго элемента ИЛИ-НЕ 2, удерживает второй вспомогательный элемент памяти в нулевом состоянии. При поступлении на вход устройства следую{цего сигнала логической на выходе; второго элемента И 8 формируется сигнал логической 1 и через время 1 на выходе первого элемента Ш1И-НЕ 1 устанавливается сигнал логического О, а через время основной элемент памяти устанавзтивается в единичное состояние (сигнал логической 1 на выходе первого логического элемента 4). Переключение вспомогательных элементов памяти не происходит из-за отсутствия соответствуютих сигналов на vtx входах. По окончании сигнала на входной шине 12 сигналы логической

1 на в :одах второго элемента Ш1И- НЕ 2 отсутствуют и tiepcs время 2 Р происходит переключение второго вспомо гательного элемер1та памяти (сигнал на выходе второго элемента ИЛИ- НЕ 2 равен логической 1, а на выходе второго логического элемента 5 - логическому О),.Состояние выходов остальных элементов памяти оста ется прежним. Цикл работы устройства заканчивается при поступлении следующего входного сигнала, формирующего на выходе четвертого элемента И 10 сигнал логической 1, в результате через время 1 оканчивается действие сигнала на выходе третьего элемента ИЛИ-НЕ 3 и соответствуюпщх входах первого элемента И 7 и второго элемента И 8, что приводит к установле- нию на выходе первого элемента ИЛИ- НЕ 1 через время 20 сигнала логичес1, а через время 3

к пере

ключению основного элемента памяти в нулевое состояние (сигнал на вы- ходе первого логического элемента 4 равен логическому О), Переключение второго вспомогательногр элемента памяти завершается через время 4С.

Для -надежного перехода устройства из единичного состояния в нулевое необходимо, чтобы средняя задержка сигнала третьего логического элемента 6 была меньше суммарной задержки сигнала в первом и втором элементах 1-ШИ- НЕ 1 и 2, Если после переключения второго вспомогательного элемента памяти сигнал на входной шине 12 исчезает, то функционирование триг гера со счетным входом повторяется. Однако в связи с тем, что по окончании входного сигнала начинает переключаться только первый вспомогательньш элемент памяти, его минимально возможная длительность равна 2. При такой длительности входного сигнала начало цикла работы будет иным, В момент окончания входного сигнала длительностью 2 первый вспомогательный элемент памяти находится в нулевом со- стоянии, второй вспомогательный элемент памяти - в единичном состоянии, а основной элемент памяти переключается (на выходе первого логического элемента А - логический О, первого элемента ИЛИ-НЕ 1 - логическая 1). Через время С сигнал на выходе тре- .тьего элемента ИЛИ-НЕ 3 становится равным логической 1, заканчивается

переключение основного элемснтл памяти в нулевое состояние и переключается второй вспомогательный элемент памяти (сигнал на выходах второго логического элемента 5 равен логичес

5

5

g

5

кой 1 , второго элемента ШШ-НЕ 2 равен логическому О). Через время 2 i первый вспомогательньм элемент памяти устанавливается в единичное состояние, второй вспомогательный элемент памяти - в нулевое состояние, а основной элемент памяти остается в нулевом состоянии. Дальнейшие переключения элементов памяти в цикле работы устройства аналогичны рассмотренным.

После включения источников питания устройство находится в любом из четырех запрещенных состояний, не встречающихся при его функционировании, три из которых характеризуются нуле- вьт состоянием первого вспомогательного элемента памяти и произвольным сочетанием единичных состояний основного и второго вспомогательного элементов памяти, а четвертое - нулевым состоянием основного элемента памяти в сочетании с единичным состоянием вспомогательных элементов памяти.

При нахождении устройства в запрещенном состоянии и отсутствии сигнала логической 1 на входной шине 12 первь й всиомогательны элемент памяти устанавливается в единичное состояние. Второй вспомогательный элемент памяти при нулевом сигнале входа аналогичен комбинационной логической схеме, выходной сигнал которой (второго логического элемента 5) повторяется сигнал с выхода первого элемента ИЛИ-НЕ 1 основного элемента памяти. Основной элемент памяти с момента установленная логической 1 на выходе третьего элемента И.ПИ-НЕ 3 представляет собой триггер, установочные входы которого отключены, поэтому его состояние может быть произвольным. Таким образом, при отсутствии входного сигнала устройство переходит из любого запрещенного состояния в разрешенное, при котором первый вспомогательный элемент памяти находится в единичном состоянии, а состояние основного и второго вспомогательного элементов памяти одинаково (нулевое или единичное). Работа схемы триггера со счетным входом может осуществляться сигналами кяк лот ической 1, так и логического О (инверсными сигналами).

В случае, управления сигналами логического О выходные сигналы ос- HOBiforo элемента памяти формируются после окончания действия входного инверсного сигнала. Выходы второго вспомогательного элемента памяти являются выходами переноса: выход второго элемента ИЛИ-НЕ 2 - выходом перевеса в виде логической 1, а выход второго логического элемента 5 - инверсным выходом переноса. Длительность входных сигналов при функциони- 5 первого элемента ИЛИ-НЕ соответственно, выходы третьего и четвертого эле- мантов И соединены с первым и вторым входами третьего элемента ИЛИ-НЕ соответственно, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ-НЕ, первый вход первого элемента И соединен с выходом перворовании устройства определяется временем переключения триггера с раздельными входами, т.е. должна быть не меньше Z . Предполагая, что приращение средней .задержки л в элемен- 2о тах И-ИЛИ-НЕ по сравнению с элементами ИЛИ-НЕ компенсируется соответствующим уменьшением в элементах НЕ и исключена вероятность единичного состояния второго вспомогательного элемента памяти перед переходом устройства в состояние, определяемое включением основного элемента памяти р(j Т-), получают минимально допусти2.

мый интервал между двумя входными сиг-

налами т.е. максимальная частота переключения триггера со счет входы второго пятого элементов И 25 соединены с входной шиной, вторые входы первого и второго элементов И соединены с выходом третьего элемента ИЛИ-НЕ, второй вход третьего элемента И соединен с выходом третьего логического элемента, второй вход четвертого элемента И соединен с выходом второго элемента ИЛИ-НЕ, а второй вход пятого элемента И - с выходом второго логического элемента, логические элементы вьтолнемы в виде инверторов ,

ным входом i цдус

. 1/4 С.

Формула изобретения Триггер со счетным входом, содержащий входную шину.и три элемента

памяти, выход первого элемента ШИ-1-НЕ соединен с входом первого логического элемента и. первым входом второго элемента Ш1И-ИЕ, выход которого соединен с входом второго логического элемента, выход третьего элемента ИЛН-НЕ соединен с входом третьего логического элемента, отличающий-, с я тем, что, с целью повьгагения надежности работы и быстродействия, в него введены пять элементов И, причем выходы первого и второго элементов И соединены с первым и вторым входами

входы второго пятого элементов И соединены с входной шиной, вторые входы первого и второго элементов И соединены с выходом третьего элемента ИЛИ-НЕ, второй вход третьего элемента И соединен с выходом третьего логического элемента, второй вход четвертого элемента И соединен с выходом второго элемента ИЛИ-НЕ, а второй вход пятого элемента И - с выходом второго логического элемента, логические элементы вьтолнемы в виде инверторов ,