Двухканальное устройство для сопряжения двух электронно-вычислительных машин Советский патент 1988 года по МПК G06F15/17 

N3

Изобретение относится к вычислительной технике, может бь1Гь использовано дял буферизации сообщений пр обмене массивами информации между двумя электронно-вычислительными машинами (ЭВМ) и является усовершенствованием Известного устройства описанного в авт.св. № 1180906.

Цель изобретения - уменьшение затрат машинного времени при обмене информацией за счет исключения периодического обращения к буферной памяти устройства..

На чертеже представлена структурная схема устройства.

Устройство 1 щя сопряжения содержит блок 2 памяти, вторую 3 и первую 4 группы элементов ИЛИ, первый 5 и второй 6 элементы ИЛИ, пер- вьш 7 и второй 8 каналыр каждый из которых содержит.вторую 9 и первую 10 группы элементов И, информационный вход-выход 11 устройства, первый элемент И 12j элемент ИЛИ 13 второй элемент И 14j вход 15 считывания устройства, вход 16 записи устройства, регистр 17 адреса, дешифратор 18 поля адресов памяти, триггер 19, тактовый вход 20 устройства, элемент И--НЕ 21 элемент НЕ 22, третью группу элементов И 23 элемент 24 задержки, управляющий выход 255 вычитающий счетчик 26, дешифратор адреса счетчика 27, третий элемент И 28, дополнительный триггер 29J выход 30 запроса прерывания и вход 31 разрешения прерывания Первая 32 и вторая 33 ЭВМ соедина- иы соответственно с каналами 7 и 8,

Счетчик 26 представляет собой вычитающий двоичный счетчик с количеством триггеров, определяемым как двоичный логарифм от объема максимального передаваемого массива, и о управляющим выходом признака нулевого состояния, активный уровень синала на котором вырабатывается при нулевом состоянии всех триггеров счетчика 26.

Дешифратор адреса счетчика 27 представляет собой схему,, активный уровень сигнала- на выходе которой вырабатывается при наличии на ее входе адреса счетчика 26,, и может быть построен как схема совпадения; на одну группу входов которой поступает информация с регистра 17 ад

5

0

5

0

0

5

0

5

реса а на другой группе входов пе- ремычками установлен адрес счетчика.

Сигнал Разрешения прерывания вырабатывается ЭВМ, поступает на вход 31 устройства и информирует устройство5, что ЭВМ приняла запрос на прерывание от устройства 1 для сопряжения.

Сигнал запроса прерывания на выходе 30 информирует одну ЭВМ, что другая ЭВМ записала в блок, 2 памяти массив информации.

Описание других устройств и ос- та.пьные особенности устройства при- ведены в описании известного изоб- ретенияо

Устройство работает след- тощим образом.

Пусть ЭВМ 32 подготовила массив информации и начинает запись в блок 2 памяти. Перед записью массива ЭВМ 32 устанавливает на информационных входах-выходах 1t адрес счетчика 26 канала 7. Так как на входе дешифратора адреса счетчика 27 находится адрес счетчика,, на его выходе имеется активный зфовень напряжения,

ЭВМ 32 помещает на информационные входы-выходы 11 данные, которые определяют число с.)10Е в массиве, и вырабатывает на входе 16 активный сигнал Вывод,: Иа выходе элемента И 28 форг-шруется активньш уровень, которьй записьшает данные в вычитающий счетчик 26.

После этого начинается запись слов массива в блок 2 памяти. Запись кавдого слова массива происходит следуюимм образом,

ЭВМ 32 в адресной части цикла Вьшод передает на входы-выходы 11 адрес ячейки блока 2 памяти, в которую необходимо записать информа- цию. На входе 20 при этом присутствует высокий потенциал 1 % которьм поступает на тактовые входы регистра 1 7 и триггера 19 канала 7, В регистр 17 производится запись адреса.

Дешифратор 18 дешифрует адрес и в случае принадлежности его адресному полю блока 2 памяти вырабатывает сигнал на информационньй вход первого триггера 19, которьм уста навливает первый триггер 19 в 1. Сигнал с выхода первого триггера 19 поступает на первый вход элемента . И-НЕ 21, на втором входе которого присутствует высокий потенциа.л т

3

с выхода элемента И-НЕ 21 канала 8, и вызывает на его выходе появление сигнала логического О. На выходе элемента НЕ 22 появляется разрешающий сигнал 1, который поступает на вторые входы элементов 9,10,12 и 14. После адресной части цикла ЭВМ 32 помещает на входы-выходы 11 данные, которые необходимо записать в блок 2 памяти, после чего на входе 16 устанавливается сигнал Вьшод Так как на втором входе элемента И 14 присутствует сигнал 1, то сигнал Вьгоод через элемент ИЛИ 6 поступает на управляющий вход блока 2 Запись.

При этом на адресных и информационных входах блока 2 присутствуют соответственно адрес с выхода элементов И 23 через элементы ИЛИ 4 и данные с выхода элементов И 9 через элементы ИЛИ 3, следовательно, происходит операция записи выданных ЭВМ 32 данных по необходимому адресу..

Одновременно сигнал Вывод поступает на счетный вход счетчика 26, уменьшая его содержимое на единицу.

Сигнал Вьшод также поступает через элементы ИЛИ 13 на элемент 24 задержки, с выхода которого через время tj поступает по выходу 25 в ЭВМ 32, в результате чего сигнал Вывод устанавливается в О, снимаются данные с входов-выходов 11 и устанавливается высокий уровень 1 на входе 20,

После записи последнего слова массива в блок 2 памяти содержимое вычитающего счетчика 26 становится равньи нулю и на его выходе признак нулевого состояния появляется управляющий сигнал, который фронтом импульса перебрасывает триггер 29 в состояние логической 1. Сигнал с выкода триггера 29 поступает на выход 30 запроса прерьшания в ЭВМ 33, сообщая ей, что массив записан в блок 2 памяти. ЭВМ 33, приняв запрос на прерывание, вьщает сигнал разрешения прерывания, который поступает на вход 31, сбрасывая триггер 29 .

После этого ЭВМ 33 начинает считывать содержимое блока 2 памяти. Операция Ввод аналогична операции Вывод за исключением того, что управляющий сигнал поступает на вхо

25692 .

15 и через элемент И 12 поступает на вход элемента ИЛИ 5 и с его выхода на управляющий вход- блока 2 памяти Считывание. Содержимое ячейки памяти, адрес которой указан на адресных линиях блока 2 памяти, через элемент И 10 передается на ин- формационньй вход-выход 11 устройст10 ва.

Время считывания массива из блока 2 памяти известно и равно времени считывания одного слова, умноженному на количество слов. Время счи15 тывания одного слова из памяти равно времени записи в блок 2 памяти и определяется временем задержки элемента 24 задержки. Осуществив необходимую задержку, ЭВМ 32 может сно20 ва записьшать данные в блок 2 памяти.

Так как ЭВМ 32 и 33 работают независимо, то они могут одновременно записывать или считьшать данные с разных ячеек блока 2 памяти.

25 Если ЭВМ 33 поместит адрес одной из ячеек блока 2 памяти после того, как он был выдан ЭВМ 32, то сигнал логического О с выхода элемента И-НЕ 21 канала 7 запретит установку

30 на выходе элемента И-НЕ 21 канала

8 сигнала логического О и на выходе элемента НЕ 22 канала В не будет разрещающего потенциала. Поэтому адрес регистра 17 канала 8, данные и сигнал Вывод не дойдут на вход блока 2 памяти до того времени, пока ЭВМ 32 обращается к памяти.

В случае одновременного обращения ЭВМ 32 и 33 к устройству 1 для ряжения, т.е. одновременного помещения адреса на входы-выходы 11, происходит установление триггеров 19 в 1, запоминание адресов в регистрах 17 и присутствие сигналов Ввод или Вывод на одном из входов соответственно 15 или 16 каналов 7 и 8.

Так как элементы И-НЕ 21 с их взаимными связями представляют собой триггер, то одновременное поступление на их первые входы сигналов 1 с триггеров 19 приводит к неопределенному (непредсказуемому) состоянию выходов элементов И-НЕ 21. Однако это состояния будет одним из двух: на выходах элемента И-НЕ канала 8 1 или наоборот. Таким образом, работа устройства 1 для сопряжения в дальнейшем происходит

35

45

50

55

аналогично работе, описанной дл1 режима последовательного обращения ЭВМ к устройству для сопряжения. Формула изобретения Двухканальное устройство для сопряжения двух электронно-вычислительных машин по авт.св. № 1180906, о т- личающееся тем, что, с целью уменьшения затрат машинного времени при обмене информацией за счет исключения периодического об- рашения к буферной памяти устройства в каждый канал устройства введены вычитающий счетчик, дешифратор адреса счетчика, третий элемент И и дополнительный триггер, причем инфор- мационньй вход вычитающего счетчика соединен с информационным входомвыходом устройства, вход разрешения записи информации вычитающего счетчика соединен с выходом третьего

элемента И, первый и второй входы которого соединены с входом записи устройства и с выходом дешифратора адреса счетчика соответственно, вход дешифратора адреса счетчика соединен с выходом регистра адреса, вькод признака нулевого состояния вьгчитающего счетчика соединен с входом установки дополнительного триггера, выход

которого является выходом запроса прерывания другого канала, вход сброса дополнительного триггера является входом разрешения прерывания другого канала.

Изобретение относится к вычислительной технике и может быть использовано для буферизации сообщений при обмене массивами информации между двумя электронно-вычислительными машинами. Цель изобретения - уменьшение затрат машинного времени при обмене информацией за счет исключения периодического обращения к буферной памяти устройства. Устройство 1 для сопряжения содержит блок 2 памяти, вторую 3 и первую 4 группы элементов ИЛИ, первый 5 и второй 6 элементы ИЛИ, первый 7-и второй 8 каналы, каждым из которых содержит вторую 9 и первую 10 группы элементов И, информационный вход-выход 11 устройства, первый элемент И 12, элемент ИЛИ 13, второй элемент И 14, вход 15 считывания устройства, вход 16 записи устройства, регистр 17 адреса, дешифратор 18 поля .адресов памяти, триггер 19, тактовый вход 20 устройства, элемент И-НЕ 21, элемент НЕ 22, третью группу элементов И 23; элемент 24 задержки, управляющий выход 25, вычитающий счетчик 26, дешифратор адреса счетчика 27, третий элемент И 28, дополнительный 29 триггер, выход 30 запроса прерывания и вход 31 разрешения прерьюа- ния. Первая 32 и вторая 33 ЭВМ соединены соответственно с каналами 7 и 8. 1 ил. с сл с