Адресная система для запоминающего устройства Советский патент 1961 года по МПК G11C11/65 G11C8/10

Описание патента на изобретение SU142815A1

Известны адресные системы для запоминающих устройств.

Предлагаемая адресная система для запоминающего устройства с адресным регистром и формирователями отличается от известных тем, что для новышения надежности адресный регистр подключен к формирователям через шифратор, а формирователи подключены к накопителю через магнитный матричный дешифратор.

Принципиальная схема описываемой адресной системы дана на чертеже.

Адресная система состоит из адресного регистра, который через шифратор подключен к формирователям / и //, а последние подключены к запоминающему устройству через магнитный матричный дешифратор Я/. Применение шифратора обусловлено необходимостью создавать требуемые кодовые комбинации на каждую пару формирователей.

Выбор необходимого выхода производится путем перемагничивания соответствующего сердечника дешифратора ///, наступающего при совпадении суммарных токов строки и столбца, на пересечении которых находится этот выбранный сердечник. Выбор строки (или столбца) о уществляется подачей в первичные обмотки сердечников импульса тока положительной или отрицательной полярности от формирователей / и //. При этом первичные обмотки скоммутированы так, что при одной из возможных комбинаций пар формирователей выбирается только одна строка (столбец), а в других строках (столбцах) токи формирователей компенсируют друг друга. Такое построение адресной системы по ззоляет построить дещифратор на Л выходов при использовании 9 N пар формирователей, причем для перемагннчивания одного сердечника суммируется мощность 2 1/ Лформирователей.

Кроме того, в описываемой адресной системе имеется возможность коммутации первичных обмоток сердечников не только в виде матрицы, т. е. по столбцам и строкам, но и последовательно от 0-го до выхода. При этом первичнгзте обмотки как от формирователей / (А ), так и от формирователей // (У) обходят последовательно все сердечники от 0-го до Л/-ГО .при соответствующем направлении включения этих обмоток.

Похожие патенты SU142815A1

название	год	авторы	номер документа
Запоминающее устройство с исправлением ошибок при считывании информации	1976	Култыгин Анатолий Константинович	SU607281A1
Цифровое устройство числового программного управления	1971	Гульденбальк А.П. Ивченко В.И. Казакевич Т.И. Козлов Л.П. Колосов В.Г. Колосова Н.И. Мелехин В.Ф. Попандопуло Л.С. Чечурин С.Л.	SU441858A1
ДВУХКОМПОНЕНТНЫЙ МАТРИЧНЫЙ ПРЕОБРАЗОВАТЕЛЬ МАГНИТНОГО ПОЛЯ	2004	Булычев Олег Александрович Шлеенков Александр Сергеевич	RU2290654C2
ВЫЧИСЛИТЕЛЬНО-ЛОГИЧЕСКОЕ УСТРОЙСТВО	1973	Известны Вычислительно Логические Устройства Магнитном Оперативном Запоминающем Устройстве Микропрограммным Управлением, Содержапдие Контрольные Импульсные Формирователи Тока, Цепь Циклического Сдвига Кодов Реверсивные Ключи, Выходы Которых Соединены Адресными Шинами Накопител Магнитных Сердечниках Ппг. Таком Устройстве Логические Операции Выполн Ютс Непосредственно Чейках Мозу Магнитное Оперативное Запоминающее Устройство Адресные Шины Которых Соединены Реверсивными Ключами Эти Чейки Составл Небольшую Часть Всего Накопител Названную Функциональной Управлени Вычислительным Устройством Предлагаетс Использовать Методы Микропрограммировани Синтезировать Управл Ющее Устройство Также Адресных Линейках Мозу. Этом Случае Входами Реверсивных Ключей Могут Управл Специальные Выходы Усилителей Чтени Специальным Диодам, Объединенным Своим Сигналом Совпадени При Таком Построении Микропрограммного Автомата Кодировани Каждого Управл Ющего Сигнала, Поступающего Вход Реверсивного Ключа, Требуетс Специальный Двоичный Разр Кодовой Части Микрокоманды Рассмотренному Вычислительному Устройству Присущи Три Недостатка Выполнени Логических Операций Числа, Хран Щиес Основном Накопителе Дов Кодовой Части Микрокоманды, Прин Устройстве Длина Слова Может Оказатьс Недостаточной Размещени Микрокоманды Размещение Микрокоманды Двух Адресах Ведет Усложнению Схемы Сниже Нию Быстродействи Двоичное Кодирование Набора Управл Ющих Сигналов Требует Построени Микропрограммного Автомата Специализированных Устройств Дешифратора Шифратора Шифратор Соответствует Опреде Каждого Адреса Функциональной Части Накопител Каждого Адреса, Котором Возможно Выполнение Логических	SU393741A1
Устройство для диагностирования троированных дискретных схем автоматики	1990	Усик Борис Александрович Бухаров Александр Иннокентьевич Гордиенко Валерий Михайлович	SU1772783A1
МНОГОПОЗИЦИОННАЯ МАТРИЦА УПРАВЛЕНИЯ	1972		SU337818A1
ЭЛЕКТРОННЫЙ АДРЕСНЫЙ АВТОМАТ ДЛЯ ПРОГРАММНОГО	1968		SU231228A1
Блок адресной выборки для запоминающего устройства	1980	Романов Виктор Васильевич Казаченко Александр Теодорович	SU982083A1
Постоянное запоминающее устройство	1979	Буй Владимир Борисович Копытов Александр Максимович Лисица Людмила Николаевна Сидоренко Владимир Павлович Солод Александр Григорьевич Тильс Александр Алексеевич Ярандин Владимир Анатольевич	SU841047A1
Способ и ассоциативное матричное устройство параллельного поиска образца по его префиксам	2021	Титенко Евгений Анатольевич	RU2760628C1

Иллюстрации к изобретению SU 142 815 A1

Реферат патента 1961 года Адресная система для запоминающего устройства

Формула изобретения SU 142 815 A1

SU 142 815 A1

Авторы

Антонов В.Ф.

Ростовцев В.С.

Федулов А.А.

Даты

1961-01-01—Публикация

1959-06-15—Подача