Блок адресной выборки для запоминающего устройства Советский патент 1982 года по МПК G11C8/00 G11C11/14 

( БЛОК АДРЕСНОЙ ВЫБОРКИ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

i

Изобретение относится к устройствам управления адресной части запо минающих устройств и может быть применено в запоминающих устройствах на тонких магнитных пленках.

Известен блок адресной выборки, соде| нащий матричный транзисторный дешифратор, в котором коллектор каждого из транзисторов соединен с адресной обмоткой, и формирователи импульсов, подключенные к базам и эмиттерам транзисторов соответствующих строк и столбцов матрицы 11 .

Недостатком этого блока адресной выборки является низкое быстродей- is ствие, что связано с необходимостью заряда больших паразитных емкостей выбранных строки и столбца матрицы.

Наиболее близким к предлагаемому 20 является блок адресной выборки, который содержит матричный дешифратор, выполненный на транзисторах. Коллектор каждого из транзисторов соединен

с одним концом адресной обмотки, другой конец которой заземлен. Базы и эмиттеры транзисторов подключены к соответствукщим координатным шинам, которые через резисторы подключены к шинам смещения, координатные ключи, выходы одних из которых соединены с базовыми, а других - с эмиттерными координатными шинами, первый и второй формирователи импульсов, выходы которых соединены с входами соответствукщих координатных ключей 2.

Недостатком данного блока является низкое быстродействие. Это объясняется тем, что велика постоянная времени заряда входных емкостей всех транзисторов, подключенных к ,выбранной базовой шине (в том числе и выбранного транзистора), поскольку заряд этих емкостей происходит через большие сопротивления резисторов, псадклоченных к эмиттерным шинам. Цель изобретения - повышение (быстродействия блока адресной выбор ки, Поставле.нная цель достигается те что в блок адресной выборки для за- поминающего устройства, содержащий матричный дешифратор, выполненный на транзисторах, коллекторы которых через адресные обмотки заземлены, а базы и эммттеры подключены соответствешо к базовым и эмиттерным ; коорйййатным шинам которые через регзистори пойклйчемы к шинам смещения, коорййнатные к/ючи, выходы одних из которыхсоединены с эмиттерными, а выходы других - с базовыми координатными шинами, первый формир ватель импульсов, выход которого соединен с входами одних координатных ключей, и второй формирователь импульсов, введен развязывающий эле мент, выполненный на импульсном трансформаторе, концы первичной обмотки которого соединены с выходами второго формирователя импульсов, а концы вторичной обмотки - с входами соЬтвётствукздик координатных ключей На чертеже изображена схема бло адресной выборки для запоминающего устройства. Блок адресной выборки содержит матричный дешифратор 1, выполненный на транзисторах 2, коллекторы кото рых через адресные обмотки 3 заземлены, а базы и ;эмиттеры подключены соответственно к базовым k и эмитте ным 5 координатным шинам, которые через резисторы6 и 7 подклгочены к шинам 8 и 9 смещения, координатные ключи 10 и 11, причем выходы ключе 10 соединены с базовыми тинами, а выходы ключей П - с эмиттерными ши нами, входы ключей 16 объединены и соединены с выходом первого формиро вателя 12 импульсов, выходы второго формирователя импульсов tS псщкпючены к концам первичной обмотки импульсного трансформатора 1, концы вторичной обмотки которого соединены с входами ключей 10 и И. Блок адресной выборки работает следующим образом. -Для выборки одного из транзисторов матрицы и подачи тока в соответствующую адресную обмотку 3 открывается один из ключей 10 и один из ключей 11. После включения второ го формирователя импульсов 13, имею щего низкое выходное сопротивление, напряжением с вторичной обмотки импульсного трансформатора Н начинается заряд входных емкостей транзисторов 2, подключенных к выбранной базовой шине А. При этом постоянные времени заряда входных емкостей всех транзисторов 2, кроме выбранного,остаются такими же, как в прототипе . Постоянная времени заряда входной емкости выбранного транзистора 2 существенно уменьшается,поскольку ее заряд происходит по цепи, состоящей из выбранных ключей 10 и 11 и низкого выходного сопротивления формирЬвателя импульсов1 3. После завершения заряда входной емьсости выбранного транзистора 2 включается первый формирователь 12, имеющий обычно высокое выходное сопротивление. Ток от формирователя 12 протекает по цепи эмиттер-коллектор выбранного транзистора 2 - выбранная адресная обмотка 3 земля. Поскольку входная емкость выбранного транзистора 2 уже заряжена, то ответвление тока формирователя 12 в цепь базы этого транзистора оказывается существенно меньше, чем в прототипе. Это позволяет. получать в адресной обмотке более крутой, чем у прототипа, фронт тока. Пример. Использования предлагаемого блока адресной выборки в запоминающем устройстве на цилиндрт. ческих магнитных пленках емкостью 16-разрядных слов. Матричный дешифратор и ключи выполнены на матрицах транзисторов 2TG622ft. В качестве формирователей импульсов используются формирователи вытекающего тока 1&9АА. Сопротиапения резисторов, связанных с базовыми и эмиттерными шинами составляют.1,2 кОм и 200 Ом. В предлагаемом блоке адресной выборки по сравнению с прототипом время заряда паразитной емкости выбранного транзистора уменьшено с 320 не до 15 НС, а длительность переднего фронта адресного . тока уменьшена с 90 не go 50 НС. Это позволяет увеличить ыстродействие запоминающего устройства в 1, раза. Кроме того, уменьшение длительности переднего фронта адресного тока приводит к увеличению в 1,8 раза ( до 7 мВ / амплитуды сигнала считывания, что позволяет повысить помехоустойчивость запоминающего устройства, расширить область устойчивой работы и применить серийно выпус каемый усилитель воспроизведения 69УИ2.

Формула изобретения

Блок адресной выборки для запоминающего устройства, содержащий матричный дешифратор, выполненный на транзисторах, коллекторы которых через адресные обмотки заземлены, а базы и эмиттеры подключены соответственно к базовым и эмиттерным координатнь 1 шинам, которые церез резисторы,подключены к шинам смещения, координатные ключи, выходы одних из . которых соединены с эмиттерными, а выходы других - с базовыми координатными шинами, первый формирователь импульсов, выход которого соединен с входами одних координатных ключей.

и второй формирователь импульсов, о т л. и ч а ю щ и и с я тем, что, с целью повышения быстродействия блока, в него введен развязывающий элемент, выполненный на импульсном трансформаторе, концы первимной обмотки которого соединены с выходами второго формирователя импульсов, а концы вторичной обмотки - с входами соответствующих координатных ключей.

Источники информации, принятые во анимание при экспертизе

с. 177-196.

2.Страхов 6.Г., Бородкин В.М. Применение транзисторного дешифратора в запоминающих устройствах на тонких магнитных планках. Вопросы радиоэлектроники. Сер., ВТ, ВЫП.1, 1971, с.119-128 (прототип).