Устройство для суммирования длительностей импульсов Советский патент 1988 года по МПК G06G7/14 

ф

со

s|

о

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЦВМ.

Цель изобретения - повьшение быст- родействия и расширение области применения устройства за счет параллельного суммирования ипи вычитания дпи- тельностей импульсов.

На фиг. I изображена блок-схема предлагаемого устройства; на фиг.2 - схема блока формирования длительностей импульсов.

Устройство содержит К блоков 1-1- су ммирования, каждый из кото- рых содержит п бистабильных элементов 2, с входами 3 и 4 установки в 1 и О соответственно, первую группу элементов ИЛИ 5, вторую группу элементов ИЛИ 6, первую груп- пу .элементов И 7, вторую группу .элементов И 8, два формирователя 9 импульсов, перэый 0 и второй Л элет- менты запрета, дшну 12 сложения, рщну 13 вычитания, шину 14 переноса, шину 15 заема, блок 16 формирования длительностей импульсов, первый 17 и второй 18 импульсные входы и вход 19 управления режимами сложения и вычитания .

В первый блок Ц суммирования дополнительно входят третья группа элементов И 20, четвертая группа из элементов И 21-24, элемент И-НЕ 25 и два элемента НЕ 26 и 27. Блок 16 форхирования длительностей импульсов, содержит с первого по третий выходы 28-30, сигнальные входы 31 и 32, управляющий вход 33, четвертый выход 34, элементы НЕ 35 и 36, элементы И 37-40 и элементьр ИЛИ 41 и 42.

Устройство работает следующим образом.

Каждый блок 1, -1. содержит четное количество бистабильных элементов, т.е. п 2 1 (1 1,К).

Информация в устройстве представляется в единично-нормальном коде.

Сложение и вычитание длительностей импульсов может производиться как параллельно, так и последовательно.

Для последовательного сложения длительностей импульсов на вход 19 устройства подается логический О, а на первый 17 либо второй 18 входы устройства подают первый импульс, поступающий на первый 31 или второй 32 входы блока 16 фор ирования длительностей импульсов и проходящий на его

выход 34, поступающий оттуда на шину 12 сложения, при этом сигнал с выхода элемента 10 запрета через элемент ИЛИ 5 поступает на вход 3 установки в единичное состояние бистабильного элемента 2, вызывая его установку в состояние логической 1, которая появляется на единичном выходе, давая разрешение на переключение следующего бистабильного элемента и т.д. Последний бистабильный элемент 2 при установке в состояние логичес кой 1 дает разрешение на формирование и myльca переноса с выхода схемы второго формирователя 9 импульсов, этим же импульсом все бистабильные элементы, кроме первого в первой группе, устанавливаются в состояние логического О воздействием на вход 4 установки в нулевое состояние через элементы ИЛИ 6, при этом длительность (,4с импульса определяется максимальным временем переклккчения бистабильных элементов . Первьй бистабильный элемент 2, не устанавли вается в состояние логического О,

только в том случае, когда входной I импульс продолжает присутствовать

. на одном из двух входов 17 или 18 устройства и по окончании времени установки в состояние логической 1 последнего бистабильного элемента 2 первой группы, через время Сер,макс .первый бистабильиый элемент 2 следующей группы перейдет в состояние логической I, а первый бистабильный элемент 2 первой группы останется в состоянии логической 1 лишь только в том случае, если

t 7 п

гр.ср

где t - длительность импульса на входе 17 или 18 устройства;

.cf среднее время срабатывания одного бистабильного элемента.

Первый бистабильный элемент 2. первой группы остается в состоянии логической 1, так как с выхода 30 блока 16 на вход первого элемента НЕ 26 поступает сигнал логической 1, который преобразуется в логический О и поступает на первый вход третьего элемента И 23, на выходе которого также будет присутствовать логический О, поступающий через второй элемент ИЛИ 6 на -нулевой вход первого бистабильного элемента 2,

314

который, в свою очередь, не переходит в состояние логического О. Для последовательного вычитания длительностей импульсов в устройство заносят импульс уменьшаемый. Процесс записи импульса уменьшаемого аналогичен вьппеописанному режиму последовательного сложения.

При поступлении информации на ши- ну 13 вычитания сигнал с выхода элемента 1 1 запрета поступает на элементы И 8 и появляется на выходах тех элементов И 8, на вторые входы которых с нулевых выходов бистабильных элементов поступает сигнал логической 1, т.е. эти бистабильные элементы находятся в состоянии логического О

Допустим, в декаде в состоянии логической 1 находится i бистабильных элементов , следовательно, в состоянии логического О находится n-i бистабильных элементов 2-,-2. С нулевого выхода ( бистабиль- ного элемента 2;., через элемент И 8 сигнал логической 1 поступает через элемент ИЛИ 6 на вход 4 установки в нулевое состояние бистабильного элемента 2|, вызывая его установку в состояние логического О, т.е. на его нулевом выходе появляется логи- ческа:я 1, давая разрешение на переключение следующего бистабильного элемента 2 i , и т.д. При этом на единичном выходе i-ro бистабильного элемента 2- появляется логический О и т.д.

Первый бистабильньй элемент 2 при установке в состояние логического О разрешает формирование импульса пе- реноса с выхода схемы первого формирователя импульсов, этим же импульсом все бистабильные элементы устанавливаются в состояние логической 1 воздействием на входы 3 уста- новки в единичное состояние через элементы ИЛИ 6, при этом длительность импульса определяется максимальным временем переключения.

Последний бистабильный элемент 2 р устанавливается в состояние логической 1 лишь в том случае, если с шины 13 вычитания в этот момент не подается единичный сигнал. На выходе второго элемента НЕ 27 присутствует сигнал логической 1, который через четвертый элемент И 24 и элемент ИЛИ 5 поступает на единичный вход 3 последнего бистабильного элемента 2.

70

Через шину 15 заема в нулевое состояние переходит старший бистабильный элемент второй группы, находящийся в состоянии логической 1,

Для одновременного сложения двух длительностей импульсов на вход 19 устройства подается логический О, а на первый 17 и второй 18 входы - суммируемые импульсы. Все они поступают на входы 31-33 блока 16. В результате на выходе 34 блока 16 будет присутствовать импульс с длительностью, равной наибольшей длительности одного из суммируемых импульсов.

Таким образом, устройство может суммировать длительности импульсов, совпадающие по передним фронтам, а суммирование происходит за время, равное времени импульса с большей длительностью.

Если на первые два входа 17 и 18 устройства одновременно подаются суммируемые импульсы, то первых два бистабильных элемента 2 и 2 первой группы одновременно устанавливаются в единичное состояние за счет того, что с двух выходов 28 и 29 блока 16 на входы элемента И 21 подаются логические 1, а с выхода элемента И 21 через элементы ИЛИ 5 единичный сигнал поступает на единичные входы 3 первых двух бистабильных элементов 2, и 2, вызывая их установку в состояние логической 1, которая появляется на единичных выходах, давая разрешение на переключение следующих двух бистабильных элементов 2 и 2. Единичный сигнал с выхода элемента И 7, первый вход которого подключен к единичному выходу бистабильного элемента 2 поступает на третий вход второго элемента И 20, сигнал с выхода которого через элементы ИЛИ 5 поступает на единичные входы 3 бистабильных элементов 2 и 2, тем самым вызывая их установку в состояние логической 1 и т.д.

Последний бистабипьный элемент 2 при установке в состояние логической 1 дает разрешение на формирование импульса переноса с выхода второго формирователя 9 импульсов. Этим же импульсом все бистабильные элементы устанавливаются в состояние логического О воздействием на входы 4 установки в нулевое состояние через элементы ИЛИ 6, при этом длительность импульса определяется максимальным

временем переключения бистабильных элементов.

Если на первых двух входах 17 и 18 устройства продолжают присутствовать два импульса, то в состояние логической 1 переходит бистабиль- ный элемент следующей группы, а в первой группе остаются в том же едито на выходе блока 16 будет присутствовать два импульса с длительностями, соответственно равными длительности от переднего фронта уменьшаемого импульса до переднего фронта вычитаемого импульса и от заднего, фронта вычитаемого импульса до заднего фронта уменьшаемого импульса, т.е. блок 16

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЦВМ. Целью изо бретения является повьппение быстродействия и расширение области применения за счет параллельного суммирования или вычитания длительностей импульсов. Устройство содержит К блоков суммирования,каждый из которых содержит п бистабильных элементов, группы элементов ИЛИ, группы элементов И, у формирователи импульсов,элементы запрета ,шины сложения, вычитания,переноса, заема. Кроме того, устройство содержит блок формирования длительностей импульсов, импульсные входы, вход управления режимами сложения и вычитания, а первый блок суммирования дополнительно содержит группы элементов И, элемент И-НЕ и два элемента НЕ. Информация в устройстве представляется в единичнр-нормальном коде. Сложение и вычитание длительностей импульсов может производиться как параллельно, так и последовательно. 1 з.п. ф-лы, 2 ил. (Л

ничном состоянии первые бистабильные о вырезает дпительность импульса (двух элементы 2 и 2 , так как с выходов импульсов), полученного в результате 28-30 блока 16 на входы элемента 25 и элемента НЕ 26 подаются

вычитания. Полученный импульс поступает на шину сложения и в.дальнейшем процесс записи происходит аналогично

сигналы логической 1 . На выходах

элементов НЕ 26 и И-НЕ 25 появляются процессу последовательного суммировалогические О, поступающие через элементы И 23 и 22 и элементы ИЛИ 6 на нулевые входы 4 первых двух биста- бштьньк элементов 2 и 2, , тем самым не вызывая их переключения. В дальнейшем процесс сложения происходит аналогичным образом.

С момента времени, когда импульс с меньшей длительностью заканчивается, сложение происходит так же, как и сложение при последовательном суммировании, до окончания импульса с большей длительностью.,

. Для параллельного вьнитания двух длительностей импульсов на вход 19 устройства подают сигнал логической 1, а на первый 17 и второй 18 входы устройства соответственно подают импульс-уменьшаемого и импульс вычитаемого, причем моменты присутствия обоих импульсов должны соответствовать условиям

30

ния, описанного вьшге.

Таким образом, устройство может последовательно и параллельно суммировать и вычитать длительности им- 20 пульсов.

Блок 16 формирования импульса сложения и вычитания работает следующим образом.

В режимах сложения на по-. 25 дается логический О, а на входы 31 и 32 подаются логические 1, посту-,, пающие через элементы И 38 и 39 (за Счет присутствия на выходе элемента НЕ логического О) на входы элемента ИЛИ 41 и на выходы 28 и 29. С выхода элемента ИЛИ 41 единичный сигнал поступает на выход 30 и через элемент ИЛИ 42 - на выход 34 блока 16. Если присутствует один импульс на одном из двух входов блока 16, то на выходе элемента ИЛИ 41 также будет присутствовать логическая I.

35

1

о.

где t - время присутствия импульса

вычитаемого

t время присутствия импульса уменьшаемого.

Таким образом, время присутствия вычитаемого импульса не рыходит за

В режиме параллельного вьиитани на вход 32 блока 16 подается логическая 1, поступаюш;ая также на вход элемента И 37. С выхода элеме та НЕ 35 на вторые выходы первого и второго элементов И 38 и 39 пост пает логический О. Следовательно на выходе элемента ИЛИ 41 и к 1хода 28 и 29 присутствует логический О Если на выходе 30 присутствует импульс, а на входе 31 импульс не пр сутствует, то на первый вход элеме та И 40 с первого выхода 30 блока

рамки времени присутствия уменьшаемо- и на второй вход с выхода второго

го импульса.

Блок 16 на выходе 34 формирует им- 1тульс, длительность которого соответtit- присутстэлемента НЕ 36 поступает логическая 1. С выхода элемента И 40 через элемент И 37 и второй элемент ИЛИ 42 единичный сигнал поступает на выствует времени t j

ВИЯ только уменьшаемого импульса. Вре-55 ход 34 блока 16. Если импульсы примя присутствия одновременно двух им- пуль сов не учитывается. Если импульсы по передним фронтам не совпадают.

вырезает дпительность импульса (двух импульсов), полученного в результате

вычитания. Полученный импульс поступает на шину сложения и в.дальнейшем процесс записи происходит аналогично

0

ния, описанного вьшге.

Таким образом, устройство может последовательно и параллельно суммировать и вычитать длительности им- 0 пульсов.

Блок 16 формирования импульса сложения и вычитания работает следующим образом.

В режимах сложения на по-. 5 дается логический О, а на входы 31 и 32 подаются логические 1, посту-,, пающие через элементы И 38 и 39 (за Счет присутствия на выходе элемента НЕ логического О) на входы элемента ИЛИ 41 и на выходы 28 и 29. С выхода элемента ИЛИ 41 единичный сигнал поступает на выход 30 и через элемент ИЛИ 42 - на выход 34 блока 16. Если присутствует один импульс на одном из двух входов блока 16, то на выходе элемента ИЛИ 41 также будет присутствовать логическая I.

В режиме параллельного вьиитания на вход 32 блока 16 подается логическая 1, поступаюш;ая также на вход элемента И 37. С выхода элемента НЕ 35 на вторые выходы первого и второго элементов И 38 и 39 поступает логический О. Следовательно, на выходе элемента ИЛИ 41 и к 1ходах 28 и 29 присутствует логический О. Если на выходе 30 присутствует импульс, а на входе 31 импульс не присутствует, то на первый вход элемента И 40 с первого выхода 30 блока 16

5

0

элемента НЕ 36 поступает логическая 1. С выхода элемента И 40 через элемент И 37 и второй элемент ИЛИ 42 единичный сигнал поступает на высутствуют на первых двух.входах 31 и 32 блока 16, то на выходе элемента И 40 будет присутствовать логический

о , который также поступает на 1вы- ход 34 блока 16.

Формула изобретения

30

,

, |0 15 20 25

35

40

45

50

5

рыми входами первого и второго элементов ИЛИ второй группы, вторые вхо- ды первого и второго элементов запрета j-ro блока суммирования подключены к выходам второго и первого формирователей импульсов (J-1)-го блока суммирования соответственно, а вторые входы первого и второго элементов запрета первого блока суммирования соединены с шинами сложения и вычитания устройства соответственно, отличающееся тем, что, с целью повышения быстродействия и расширения области применения за счет параллельного суммирования или вычитания длительностей импульсов, в него введен блок формирования длительностей пульсов, а первьй блок суммирования . дополнительно содержит третью группу из (п-2)/2 элементов И, четвертую группу из четырех элементов И, два элемента НЕ и элемент И-НЕ, при этом блок формирования длительностей импульсов подключен первым и вторым сигнальными входами к первому и второму импульсным входам устройства, управляющим входом - к входу управления режимами сложения и вычитания устройства, первым и вторым выходами соответственно к первым и вторым входам элементов И третьей группы, первому и второму входам первого элемента И четвертой группы и первому и второму входам элемента И-НЕ, третьим выходом - к входу первого элемента НЕ, а четвертым выходом - к второму входу первого элемента -запрета первого блока суммирования, причем в первом блоке суммирования выход первого элемента И четвертой группы соединен с третьими входами первого, и второго элементов ИЛИ первой группы, второй элемент И четвертой группы подключен выходом к второму входу второго элемента ИЛИ второй группы, первым входом - к выходу элемента И-НЕ, а вторым входом - к выходу второго формирователя импульсов и первому входу третьего элемента И четвертой группы, соединенного вторым входом с выходом первого элемента НЕ, а выходом - с вторым входом первого элемента ИЛИ второй группы, при этом четвертый элемент И четвертой группы подключен выходом к второму входу п-го элемента ИЛИ первой группы, первым входом - к выходу первого формирователя импульсов, а вторым входом - к выходу

второго элемента НЕ, соединенного входом с шиной вычитания устройства, при этом каждый 1-й l 61 (n-2)« -2j элемент И третьей группы подключен третьим входом к выходу (2 -1)-го элемента И первой группы, а выходом - к третьему входу 2(1+1)-го элемента ИЛИ первой группы.

, 2. Устройство по п. I, о т л и ч ающе еся тем, что блок формирования длительностей импульсов содержит четыре элемента И, два элемента ИПК и два элемента НЕ, причем первый элемент НЕ подключен входом к управляющему входу блока формирования длительностей импульсов и первому входу первого элемента И, а выходом - к первым входам второго и третьего элементов И, причем второй элемент И соединен вторым входом с первым сигнальным входом блока формирования длительностей импульсов и первым входом четвертого элемента И, а вько- . дом - с первым выходом блока формирования длительностей импульсов и первым входом первого элемента ИЛИ, подключенного вторым входом к выходу третьего элемента И и второму выходу блока формирования длительностей импульсов, а выходом - к первому входу второго элемента ИЛИ, соединенного вторым входом с выходов первого элемента И, второй вход которого подключен к выходу четвертого элемента И, соединенного вторым входом с выходом второго элемента НЕ, подключенного входом к второму входу третьего элемента И и второму сигнальному входу блока формирования длительностей импульсов, а выходы первого и второго элементов ИЛИ соединены соответственно с третьим и четвертым выходами блока формирования длительностей импульсов.

.d

Фи,г. 1