Формирователь управляющих сигналов Советский патент 1982 года по МПК H04J3/02 H03K17/00 

(54) ФОРМИРОВАТЕЛЬ УПРАВЛЯЮЩИХ СИГНАЛОВ

1

Устройство относится к передаче и обработке информации в многоканальных цифровых системах с цикловой синхронизацией, в которых синхросигнал паредае-гся в виде последовательности чередуюшихсйГ маркерных синхрогрупп двух видов, когда длина цикла во всех каналах одинакова, однако маркеры различных каналов смещены во времени относительно друг друга, т. е. преимущественно в многоканальных цифровых системах связи, телеизмерения, передачи изображения, а также в многоканальных цифровых магнитофонеис с высокой плотностью записи, когда имеет место взаимньй перекос каналов движущегося носителя записи.

Известно устройство, содержащее по следовательно соединенные первый ревер сивный счетчик, интерполятор, реверсивный счетчик, коммутатор и геHepaTopLl 1Недостатком устройства является невозможность работы с многоканальным входным потоком. Кроме того, устройство не может быть использовано для работы с входным потоком в виде после довательности откликов на маркерные синхрогруппы, так как в этом случае точность регулирования, определяемая длительностью цикла, т. е . интервалом между двумя маркерами, окажется недостаточной для подстройки символьной частоты. При этом недопустимо больщнм будет время подстройки частоты генера.

10 тора.

Цель изобретения - повышение помехоустойчивости.

Для достижения цели в формирователь управляющих сигналов, содержащий по15следовательно соединенные первый реверсивный счетчик, интерполятор, второй реверсивный счетчик, коммутатор в генератор, введены последовательно соединенные преобразователь код-напряжэ20ннвс, компаратор и счетный триггер, первый выход которого через первый вход первого элемента И непосредственно, а челез последовательно соединенные i формирователь установочных импупьсов, делитель частоты на 2К, триггер интервала и второй вход первого элемента И подсоединен ко Ьходу добавление первого реверсивного счетчика, ко входу вычитание которого через второй элемент И подсоединен второй выход счет ного триггера, третий вход первого, элемента И и второй вход второго элемента И объединены и подключены к первому входу третьего элемента И, второй вход которого обьединен с третьим входом второго элемента И и вторым выходом . триггера интервала, второй вход которого объединен со входом делителя чаототы на 2К, второй вход которого подключен к вьрсоду третьего элемента И, вьсход генератора подсоединен ко входу делителя частоты на К и первому входу третьего элемента И, а выходы йнтерполятора через элемент ИЛИ подсоединены к дополнительному входу первого реверсивного счетчика. На фиг. 1 представлена структурноэлектрическая схема формирователя управляющих сигналов , на фиг., 2- - эпюры, поясняющие работу устройства. Формирователь управляющих сигналов содержит преобразователь 1 код-напряжение, компаратор 2, счетный триггер 3 первый элемент И 4, второй элемент И 5, формирователь 6 установочных импульсов, триггер 7 интервала. Третий элемент И 8, делитель 9 на 2К, Делитель 1О на к, генератор 11, элемент ИЛИ 12, интерполятор 13, первый реверсивный счетчик 14, второй реверсивный счетчик, 15 и коммутатор 16. Устройство работает следующим обра зом. В информационной цифровой последовательности каждого канала содержатся циклически расположенные чередующиеся маркерные синхрогруппы двух видов. Дл на информационного цикла во всех каналах одинакова, однако маркеры различны , каналов смещены во времени друг относительно друга. Структура и взаимное расположение информационньрс последовательностей в каналах показаны на эпюрах (фиг. 2 строки 1-4а). В каждом канале с помощью чередующихся маркеров Ml и М2 образованы циклы длиной К символов. Хотя длина циклов во всех каналах один кова, цикловые стробы (фиг. 2. строки 5-84), соответствующие строкам 1- смещены дауг относительно друга, как За счет смещения маркеров, так и изза наличия холостьрс слоев, длиной Ио символов. Очевиднее что нельзя использовать для управления частотойсчитывания цикловые стробы какого-либо одного канала, так как их длительность и положение во времени существенно изменчивы, кроме того при выходе из строя выбранного канала устройство в целом окажется неработоспособным. Поэтому для управления частотой необходимо сформировать обобщенный цикловой строб по всем каналам. Для этого цикловые стробы с первых входов 2J-2 j устройства поступают на входы преобразователя 1 код-напряжение, на выходе которого начинает нарастать напряжение (фиг. 2 строка 9с|). Выход преобразователя 1 код-напряжение соединен с первым входом компаратора 2, на второй вход которого подан опорный сигнал Е0 со второго входа устройства. Импульс на выходе компаратора 2 появляется в момент (фиг. 2, стрс ка Юа), когда на входы преобразовать, ля 1 код-напряжение поступает некоторое наперед заданное число положительных цикловых стробов пюбых каналов и напряжение на его выходе превышает опорньй сигнал EQ . Это число предпочтительно выбирать равным половине числа каналов, так как тогда работоспособность устройства в целом сохраняется при выходе из строя до половины каналов или потере синхронизма в них. Импульсная последовательность с выхода компаратора 2 (фиг. 2, строки IQ или lOq ) поступает на вход счетного триггера 3, на выходе которого образуется в обшем случае несимметричный и непостоянный по периоду меандр (фнг. 2, строки 2а и За). Несимметричность вызывается смещением маркеров в каналах от цикла к циклу, а изменения периода-вызываются, например при магнитной записи, вариацинми скорости носителя записи и по явления за счет этого холостых слоев в цикле. Несимметричность и непостоян . ство периода выходйого сигнала счетного триггера 3 являются первичными управляющими воздействиями для управления частотой считывания. Положительным перепадом второго выхода счетного триггера 3 с помощью формирователя 6 установочных импульicoB (фиг. 2, строка 4а) триггер 7 интервнпа и делитель О на 2К устанавливаются в начальное состояние, в результате чего открывается третий элемент И 8 и на счетный вход делителя 9 на 2К начинают поступать импульсы символьной частоты с выхода генератора 11 (фиг. 2, строки 5а и 7о|). После этого как делитель 9 на 2К отсчитает 2К импульсов, он формирует сигнал (фиг. 2, строка 8С1), который перебраоьшает iptmгер 7 интервала, который закрывает третий элемент И 8, до прихода следующего импульса с выхода формирователя 6 уста новочных импульсов. При работе устройстьа возможны ори случая регулирования. 1. Частота генератора 11 выше средней скорости поступления информации в схему вьфавнивания. В этом случае длительность положительного строба со второго выхода счётного триггера 3 (фиг. 2, строка 3oi) боль ше ШlVIтeльнocти -отрицательного строба со второго выхода триггера 7 интервала (фиг. 2, строка ВО), определяемого временем счета 2К импульсов генератора 11 в делителе 9 на 2К. Тогда через второй элемент И 5 на суммирующий вход первого реверсивного счетчика 14 поступает количество импульсов, пропорциональное разности между длительностими стробов счетного триггера 3 и триггера 7 интервала (фиг. 2, строки lOCj ). . Если в результате суммирования состояние первого реверсивного счетчика 14 достигает некоторого числа М,на первом выходе интерполятора 13 появляется импульс (фиг. 2, строка llq), который поступает на вьиитающий вз4од второго реверсивного счетчика 15 и уменьшает его состояние на единицу, в резуль-гате чего коммутатор 16 .уменьшает частоту генератора 11. Одновременно импульс с первого вы хода интерполятора 13, пройдя через элемент ИЛИ 12 (фиг. 2, строка 13а) уста навливает первый реверсивный счетчик 14 в начальное состояние, равное некоTopoMy cpi которое выбрано между , и МушсЗ. Далее процесс подстройки частоты генератора 11 продолжается аналогично описанному до тех пор,, пока дпитепьность строба Tplirrepa интервала 7 станет равной дпительности строба счетного триггера 3. 2. Частота генератора 11 ниже средней скорости поступления информации в схему вьфавнивания. В этом случае (фиг. 2, строки 2, 5, 9 а) через первый элемент И 4 на вычитающий вход первого реверсивного счеГчика 14 поступает количество импульсов пропорциональное разности между длительностями положительного строба первого выхода триггера 7 интервала и отрицательного строба первого выхода счетного триггера 3.. Если в результате вычитания состояние первого реверсивного счетчика 14 достигает некоторого числа N VYiivi, то на второмвыходе ив-юрполятора 13 появляется импульс (фиг. 2, строки 12о(), которьй поступает на суммирующий вход второго реверсивного счетчика 15 и увеличивает его состояние на единицу, в результате чего коммутатсч 16 увеличивает частоту генерат а 11. Одновременно импульс со второго выхода интерполятс за 13, (фойдн элемент ИЛИ 12 (фиг, 2, строка 13а), устанавливает первый ревериивныя счетчик 14 в начальное состояние,, равное некоторому МСР которое выбрано между Мууци и lyviaxДалее процесс подстройки частоты генератора 11 продолжается аналогично описанному до тех пор, пока .длительность строба триггера 7 -интервала станет равной длительности строба счетного триггера 3. 3. Частота генератора 11 соответствует средней скорости поступления информации в схему вьфавнивачия. . В этом случае стробы счетного триггера 3 и триггера 7 интервала равны, поэтому первый и второй элементы И 4 и 5 закрыты для прохождения через их третьи входы импульсов генератора 11 на входы первого реверсивного счетчика 14. в результате состояния первого и второго реверсивных счетчиков 14 и 15 остаютсянеизменными и коммутатор 16 не изменяет . частоту генератора 11, символьная частота которого поступает на первый выход устройства, а цикловая частота считывания, получаемая делением символьной в К раз на пелитепе Ю на К, поступает на второй выход устройства. Таким образом, устройство осуществляет слежения аа средней скоростью поступления информации и через каждые четыре канальных цикла производят подстройку частоты генератора. Предлагаемый формирователь угфавляющих сигналов позволяет существенно . 78 повысить помехоустойчивость, а вовмоно. ность изменеяил порога срабатьюанвя компаратора позволяет сохранить работоспособность устройства в цепом даже при выходе из строя части каналсю сиотемы передачи информации ипи потере синхронизма в них. Поэтому при применении устройства в схеме выравнивания потоков информации значительно сокращаются потери информации. Формула изобретения Фс миропатель управляющих сигналов, содержащий последовательно соединенные первый реверсивный счетчик, интерполятор, второй реверсивный счетчик, комму tuTop и генератор, отличающийс я тем, что, с целью Иовьш1ения помехоустойчиг гюти, введены последовательно соединенные преобразователь код-напряжение, компаратс и счетный триггер, первый выход которого через первый вход первого элемента И непоср едственно а через последовательно соединенные формирователь установочных импульсов, делитель частоты на 2К, триггер интер.вала и второй вход первого элемента И 4 подсоединен ко входу добавление первого реверсивного счетчика, ко входу вычитание через второй элемент И подсоединен второй выход счетного триггера, третий вход первого элемента И и второй вход второго элемента И объединены ц подключены к первому входу третьего элемента И, второй вход которого объединен с третьим вхо. дом второго элемента И и вторым вь ходом триггера интервала, второй вход которого объединен со входом делителя частоты на 2К, второй вход которого подключен к выходу третьего элемента И, выход генератора подсоединен ко входу делителя частоты на К и первому входу третьего элемента И, а выходы интерполятора через элемент ИЛИ подсоединен к дополнительному входу первс го реверсивного счетчика. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР N 498738, кл. Н ОЗ К 17/ ОО, 1974 (прототип).

§ §