Устройство для программирования блоков постоянной памяти Советский патент 1988 года по МПК G11C17/00 

1

ет блок 15, которьсЧ: устанавливает регистр 18 в состояниеэ соответству - нлцее основному режиму програмг-шрова- ния, т.е. устанавливает один из режимов работы генератора 17 импульсы которого стробирутт ключи блока 1 б о Вькодные сигналы с блока 16 в сйою очередь стробируют формирователь 19 програм1дару1сщих импульсов. Сигнал с генератора 17 таюке устанавяизаат триггер 21 3 .льноа состояшлв к

разрешает прохождение сигналов с блока 16 на формирователь 19 и далее на вход-выход программируемого блока 8 памяти. При этом регистр 24 находится в активном состоянии. Сигнал с формирователя 19 стробирует регистры 2 и 3, выходные сигналы которых поступают на ЦАП 11 и 12, которые совместно с усилителями 5 и 6 формируют напряжение питания для блока 8 1 ил.

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при программировании репрограммируемых и однократно программируемых блоков постоянной памяти в интегральном исполнении. Цель изобретения - повышение быстродействия устройства - достигается введением элементов задержки, регистров хранения, формирователя пррграммирующих импульсов, датчика тока, генератора тактовых импульсов, блока числовых ключей, блока информационных ключей, переключаемого ограничителя тока, триггера контроля и ключа контроля. В устройстве осуществлено программирование и контроль его результатор одновременно. Программирование проводится с большой скоростью. В режиме программирования на вход 26 устройства поступает адрес, по которому производится программирование. Запись осуществляется сигналом с блока 15 управления. Записанная в числовой регистр 1 информация поступает на блок 16 числовых ключей. При наличии сигнала на входе 27 срабатыва (Л

Изобретение относится к вычислительной технике в частности к запоминающим устройствам, и может быть использовано при пpoгpaм Д-ipoвaнии репрограммируемых н однократно программируемых блоков постоянной памяти в интегральном ксполнении.

Целью изобретения является повышение быстродействия устройства.

На чертеже приведена функциональная схема предложенного устройства.

Устройство содержит числовой регистр 1 буферные регистры 2, 3 и 4, усилители 5, 6 и 7, программируемьй блок 8 постоянной памяти, регистр 9 адреса, цифроаналоговые преобразователи 10, 11 и 12, элементы 13 и 14 задержки,, блок 15 управления блок 16 числовых ключей, генератор 17 так товых импульсовS регистр 18 хранения формирователь 19 программирующих импульсоВэ датчик. 2.0 тока, триггер 21 контроля5 ключ 22 контроля,, блок 23 информационных ключей, регистр 24 хранения, переключаелупьй ограничитель

25тока, первьй информационный вход

26устройства, второй информационньй вход 27 устройстваJ вход 28 разрешения работы устройства и вход 29 сброса устройства5 третий информационный вход 30 устройства.;, выходы 31s,32 и 33 устройства.

Устройство работает слердующим образом.

Исходные данные ,цля программирова ния заносятся в СМ--ЗВМ (не показана) способами, предусмотренными для работы на ЭВМ. Эти данные в дальнейшем вводятся в устройство для программи

/; 0 5

0

рования с целью записи их в блоки постоянной памяти и служат ,цля контроля записанной в них информации. БЛОК 15 стробирует буферньм регистр 4. Это приводит к тому, что дифроана- логовый преобразователь 12 через усилитель 7 и ограничитель 25 вьща- ет на один из входов формирователя 19 программирующих импульсов напряжение програ1 1мирования, Прохождение теперь уже и myльcoв программирования с формирователя 19 программирующих импульсов на вход-выход блока 8 стробирует регистр 24, который устанавливается в активное состояние сигналом с блока 15 управления. Блок .15 стробирует буферные регистры 2 и 3. Это приводит к тому, что цифроаналоговые преобразователи 10 и 11 с соответственно подключенными усилителями 5 и 6 формируют напряжение питания программируемого блока 8. Начинается процесс программирования. Как только программирование произошло, т.е. плавкая перемычка в данном разряде прожжена, срабатывает датчик 20 тока и на D-вкод триггера 21 юонтроля поступает сигнал, который установит триггер, 21 в состояние 1. Блок 15 стробирует ключ 22 контроля, а информация считывается на вход 26 устройства. Ка R-вход триггера 21 контроля приходит сигнал с выхода генератора 17, прошедший через элемент 13 задержки, который стробирует запись в триггер 21 контроля. CM-ЭВМ анализирует пришедшую.информацию, и функционирование устройствадалее происходит аналогично описанному.

Блок 15 срабатывает по синхроимпульсу, приходящему на один из его входов с входа 28 управления устройства. Этот же синхроимпульс приходит на вход элемента 14 задержки, который формирует ответный синхроимпульс устройства. Шина данных СМ-ЭБМ ю подключена к входу 26 (шине данньгх) устройства для программирования, шина управления CM-ЭВМ - к входу 28 управления устройства для программирования, а шина адреса CM-ЭВМ - к 15 входу 30 устройства. .

Программирование блоков постоянной памяти устройством начинается с сигнала Начальная установка, устанавливающего все регистры устройства в 20 исходное состояние. Сигнал Началь- ная установка вьфабатывается блоком 15 по определенному коду, приходящему на первый вход блока 15.

В режиме программирования по вхо- 25 ду 26 устройства в регистр 9 адреса записывается адрес, по которому будет производиться программирование. Запись осуществляется управляющим сигналом с блока 15, который выраба- 30 тывается по определенному коду, приходящему с входа 30 устройства. Затем по входу 26 устройства выставляется информация для программирования, которая записывается в регистр 1 сиг gg налом с выхода блока 15, который вырабатывается по определенному коду с входа 30 устройства. Записанная в регистр 1 информация для программирования содержит единицу в програм- 40 мируемом разряде (программирование поразрядное), последовательность кодов, приходяш €х по входу 30 устройства на вход блока 15, приводит к тому, что последний вьфабатывает последова- 45 тельность управляющих сигналов. Один из таких сигналов устанавливает ре- гистр 18 в состояние, соответствующее основному режиму программирования, т .е. устанавливается один из режи- 50 мов работы генератора 17 тактовых импульсов. Генератор 17 формирует импульсы, стробирующие ключи блока 16, которые стробируют формирователь 19 программирующих импульсов. 55 Сигнал с выхода генератора 17 также приходит на R-вход триггера 21 контроля и устанавливает его в начальное состояние.

Контроль содержимого программиру- емьк блоков постоянной памяти необходим для проверки правильности занесенной в блоки информации, а также для определения, свободных адресов, если блок запрограммирован частично.

Для этого по входу 26 данных устройства в регистр 9 адреса подается адрес, по которому будет производиться считывание информации. По входу 3 устройства на блок 15 подается код, по которому вырабатывается сигнал за писи в регистр Э адреса. С блока 15 подаются сигналы на буферные регистры 2 и 3, вследствие чего цифроана- логовый преобразователь 10 через усилитель 5 и цифроаналоговый преобразователь 11 через усилитель 6 форми- руют напряжение питания и управляющи напряжения программируемого блока 8. Блок 15 устанавливает в пассивное состояние регистр 24, который отключает формирователь 19 программирующих импульсов. Информация с входа - выхода блока 8 поступает на ключи блока 23. Считьшание информации с ключей блока 23 на вход 26 устройства происходит по определенному сигналу с блока 15. Этот сигнал открывает ключи блока 23, и информация считывается на вход 26 устройства, заносится в СМ-ЭВК и анализируется.

Предложенное устройство позволяет производить программирование и осуществлять его контроль одновременно и с большой скоростью.

Формула изобретения

Устройство для программирования блоков постоянной памяти, содержащее регистр адреса, выход которого является первым выходом устройства, информационный вход регистра адреса является первым информационным входом устройства и соедин-ен с информационным входом числового регистра, первый и второй буферные регистры, выходы которых соединены с входами первого и второго цифроаналоговых преобразователей, первый и второй усилители, входы которых соединены с выходами первого и второго цифро- аналоговых преобразователей, выходы первого и второго усилителей являются вторым и третьим выходами устройства, третий буферный регистр, выход которого соединен с входом третьего цифроаналогового преобразователя, третий усилитель, вход которого соединен с выходом третьего цифроаналогового преобразователя, и блок управления, отличающееся тем, что, с целью повьшения быстродействия устройства, в него введены элементы задержки, регистры хранения, формирователь программирующих импульсов, датчик тока, генератор тактовьтх импульсов, блок числовых ключей,, блок информационных ключей, переключаемы ограничитель тока, триггер контроля и ключ контроля, управляюа ий вход которого соединен с выходом триггера контроля, информационный вход ключа контроля соединен с входом певого регистра хранения, входами буферных регистров, входом второго регистра хранения, управляющим входом блока информационных ключей, входом разрешения записи регистра ареса и первым выходом блока управления, выход ключа контроля соединен с информационным входом числового регистра и выходом блока информационых ключей, информационный вход котрого является вторым информационным входом устройства и соединен с выходом формирователя программирующих импульсов, числового регистра соединен с информационным входом блока числовых ключей, управляюшлй

вход которого соединен с выходом генератора тактовых импульсов, с входом первого элемента задержки и с R-BXO- дом триггера контроля, выход блока числовых ключей соединен с информационным входом формирователя программирующих импульсов, первый вход разрешения занесения информации которого соединен с выходом переключаемого ограничителя тока и с первым выходом датчика тока, второй вход разрешения занесения информации формирователя программ 1рующих импульсов

соединен с выходом первого регистра хранения, выход второго регистра хранения соединен с входом генератора тактовых импульсов, вход датчика тока соединен с выходом третьего

усилителя, входом переключаемого ограничителя тока, второй выход датчика тока соединен с В-входом триггера контроля, S-вход которого является входом сброса устройства,

С-вход триггера контроля соединен с выходом первого элемента задержки, второй выход блока управления сое- динен с входом разрешения записи числового регистра, вход и выход второго элемента задержки объединены и являются входом разрешения работы устройства и соединен с входом разрешения работы блока управления, информационный вход которого является

третьим информационным входом устройства.