Устройство для приема и мажоритарного декодирования информации Советский патент 1988 года по МПК H03M13/43 

| оо со - ел о

11439750

Изобретение относится к электросвязи и может использоваться в системах передачи информации с многократным повторением сообщений для мажоритарной обработки сообщений с расширенным набором решающих правил и коррекции 01пибоКо

Цель изобретения - повышение помехоустойчивости устройства.jg

На фиг.1 показана структурная схема устройства дпя приема и мажоритарного декодирования информации; на фиг.2 - функциональная схема преобразователя кода; на фиг.З - функциональная схема решающего блока; на фиг.4 - временные диаграммы, поясняющие работу устройства.

Устройство (фиг.1) содержит преобразователь 1 кода, первый - третий переключатели 2-4, первый - третий регистры 5-7 сдвигаj решающий блок 8 к синхронизатор 9.

Преобразователь кода (фиг.2) содержит элементы НЕ 10-13, элементы И-НЕ 14-30 и элементы НЕ 31-33.

Решающий блок (фнг. З) содержит элементы И-НЕ 34-36, элемент НЕ 37, элементы И-НЕ 38-46, элемент НЕ 47,

.элементы И-НЕ 48-50 и элементы НЕ 51-53.

Устройство осуществляет анализ и мажоритарную обработку всех групп, состоящих из трех повторений, сдвинутых одна относительно другой на одно повторение, которые входят в кадр пятикратного повторения сообщения. Кроме того, анализируются и подвергаются мажоритарной обработке пять повторений в целом, за счет чего появляется возможность исправить дополнительную долю трехкратных ошибок в одноименных символах пятикратно повторенного сообщения.

Преобразователь 1 включается в работу в момент начала примема четвертого повторения, преобразует значения одноименных символов четырех повторений сообщения в кодовые комбинации, определяющие результат мажоритарной обработки решающих правил.

Работа преобразователя 1 задается 25 с помощью табл.1, которая может быть использована для получения логических условий

Y-, ХдХэУ

15

20

Изобретение относится к элект- росвязи и может использоваться для мажоритарного декодирования многократно повторенных сообщений. Изобретение позволяет повысить помехоустойчивость устройства. Устройство осуществляет анализ в мажоритарную обработку всех групп, состоящих из трех повторений, сдвинутых одна относительно другой на одно повторв1ше, которые входят в кадр пятикратного повторения сообщения. Кроме того, мажоритарной обработке подвергаются пять повторений в целом, что позволяет дополнительно исправлять трехкратные ошибки в одноименных символах пятикратно повторенного сообщения. Устройство содержит преЬбразо- ватель 1 кода, переключатели 2-4, регистры 5-7 сдвига, решанхций блок 8 и синхронизатор 9. 4 ил., 3 табл. S (Л

Y, X,XoX5X4VX XiiXj,X4VX, X iX X VХ Х ХзХдУхД0 X3X4 X1X X3X4;

УЗ XgXjVXgX VXjX,

где Xi , Xj, Х, -

YIJ

если мажоритар () не зависит от Xs ;

если мажоритар (XgX/jX) определяется значением символа Х5.

Т а б л и ц а 1

вом (верхнем) выходе блока 8 форми-gQ

руется результат мажоритарной обра- Синхронизатор 9 управляет работой ботки первых трех повторов сообщения блоков устройства. После вьщеления в момент приема третьего Х повто- маркера цикловой синхронизации, оп- ра, на втором выходе - результат мажо- ределяющего начало кадра многократритарной обработки Z одноименных ного повторения сообщения, выделяет- символов , на третьем выходе - ся импульс установки элементов па- резул тат мажоритарной обработки Z мяти устройства в нулевое состояние одноименных символов й Х. и на (фиг.4), после чего синхронизатор 9 четвертом выходе - результат мажори- начинает формировать последовательиости синхроимпульсов Ш1-СИ5 из нм 1тульсов тактовой частоты, поступающих на его вход. Число импульсов в последовательности равно количеству символов в одном повторе сообщения.

Устройство работает следюу1цим образом.

Исходное состояние элементов памяти устройства нулевое5 что обеспечивается подачей на устновочный вход устройства синхроимпульса.

Символы первого повторения сообщения поступают на первый информационный вход переключателя 2, который открывается синхроимпульсами СИ1, пропуская сообщение для записи в регистр 5 с частотой следования синхроимпульсов СИ1, По завершении приема

первого повторения сообщения оно ока- 20 символы четвертого повторения (фиг,2). зывается записанным в регистр 5, Сое- На выходах элементов И-НЕ 25-27 фори

тонкие регистров 6 и 7 - нулевое.

Синхронизатор 9, сформировав п первых синхроимпульсов, выдает на втором выходе пачку синхроимпульсов СИ2, которые обеспечивают прохождение через пере1слючатель 3 и запись в регистр 6 символов второго повторения сообщения. Состояние регистра 7 - нулевое.

При приеме третьего повторения сообщения синхроимпульсы СИЗ, выдаваемые с третьего выхода синхронизатора 9, обеспечивают коммутацию выходов регистров 5 и 6 через соответствующие переключатели 2 и 3, а таюке перезапись хранимых в них символов первого и второго повторений сообщения с выдачей на первьп и второй, информационные входы рещающего блока 8, Символы третьего повторения через открытый переключатель 4 записываются в регистр 7 и одновременно поступает на четвертый информационньй вход решающего блока 8, Поступающие через первый, второй и четвертый входы блока 8 символы первого, второго и третьего повторений проходят через мажоритарный элемент, реализующий критерий 23, собранньй на элементах И-НЕ 34-36 и 40, с выхода которого через открытьй синхроимпульсами СИЗ элемент И-НЕ 44 и элемент НЕ 47 формируемый результат мажоритарной обработки первого решающего правила maj XjXtjXj выдается на первый выход устройства. Таким образом, после приема третьего повтора сообще35

мируются результаты логической обработки YI, Y2, УЗ (табл.), которые через открытые синхроимпульсом СИ4

25 элементы И-НЕ 28-30 поступают на

первые информационные входа переключателей 2-45 которые скоммутирова- ны синхроимпульсами СИ4 с входами регистров 5-7, Таким образом, в ре30 зультате приема символов четвертого

повторения в регистры 5-7 заносится ре результат логических преобразований , YQ , Yj (табл,2)

При приеме символов пятого повторения формируемые синхронизатором 9 импульсы СИ5 выталкивают хранимьй в регистрах 5-7 результат кодопреобра- зования на первый, второй, третий входы решающего блока 8, на четвер- тьй вход которого поступают символы пятого повторения,

В блоке 8 на элементах И-НЕ 37-39, 41-43, 45 и 56 формируется результат мажоритарной обработки (. , который через открытый синхроимпуль- сами СИ5 элемент И-НЕ 48 выдается на второй выход устройства. Результат мажоритарг.ой обработки одноименных символов jXiXiiX JZQ через открытй СИ5 элемент .-.-НЕ 49 поступает на третий выход устройства, а результат мажоритарной обработки (х,, ,, через открытый СИ5 элемент И-НЕ 50 выдается на четвертый выход устройства,

Таким образом, при приеме пяти повторов сообщения предлагаемое уст- оойство реализует расширеиньй набор

40

45

50

55

ния в регистрах 5-7 хранятся символы первого, второго, третьего повторений соответственно. Кроме тго, в- течение приема символов третьего повторения осуществляется реализатшя первого решающего мажоритарного правила по первым трем повторам сообщения. При приеме символов четвертого

повторения происходит выталкивание информации, хранимой в регистрах 5-7, синхроимпульсами СИ4 с, последующей записью в них результата обработки преобразователем 1, Выталкиваемые

символы первого, второго, третьего повторений поступают на первьй, третий, четвертый информационные входы преобразователя 1, на второй информационный вход которого поступают

5

мируются результаты логической обработки YI, Y2, УЗ (табл.), которые через открытые синхроимпульсом СИ4

5 элементы И-НЕ 28-30 поступают на

первые информационные входа переключателей 2-45 которые скоммутирова- ны синхроимпульсами СИ4 с входами регистров 5-7, Таким образом, в ре0 зультате приема символов четвертого

повторения в регистры 5-7 заносится ре- результат логических преобразований , YQ , Yj (табл,2)

При приеме символов пятого повторения формируемые синхронизатором 9 импульсы СИ5 выталкивают хранимьй в регистрах 5-7 результат кодопреобра- зования на первый, второй, третий входы решающего блока 8, на четвер- тьй вход которого поступают символы пятого повторения,

В блоке 8 на элементах И-НЕ 37-39, 41-43, 45 и 56 формируется результат мажоритарной обработки (. , который через открытый синхроимпуль- сами СИ5 элемент И-НЕ 48 выдается на второй выход устройства. Результат мажоритарг.ой обработки одноименных символов jXiXiiX JZQ через открытй СИ5 элемент .-.-НЕ 49 поступает на третий выход устройства, а результат мажоритарной обработки (х,, ,, через открытый СИ5 элемент И-НЕ 50 выдается на четвертый выход устройства,

Таким образом, при приеме пяти повторов сообщения предлагаемое уст- оойство реализует расширеиньй набор

0

5

0

5

1439750

правил по срав

о позволяет гистрах сдвити три решаюла (,

ство позволямажоритарнуютретьего, сообщения е памяти.

ажоритарной символов (2т-1 , 15 ренного сообщеятность искажев итоговой как

ро ле но би ве во

10 Ф

но де хо пе ди но и ст он тр ин 25 ля до яв ро те ус фо ко с ре ци ин ко не ре вх с ро вы ны ус яв ст ля вы ди пе пе об вх вт вы пе ре ми

РЭ(П) ., РГ при га 3 РЭ (т) €5 РО

10 Р

т.е. при пятикратном повторении воз- можны 32 комбинации искаженных одно- .именных бит сообщения, из которых 10 принадлежат к комбинациям пораженным трехкратной ошибкой (с|-). Известное устройство из всей :совокупности 10 комбинаций ошибок не исправляет следующие ошибки

XjXijXjX Xy

где 1 означает искажение одноименного символа. Следовательно, эквивалентная вероятность искажения единичного символа в итоговой кодовой комбинации при трехкратной ошибке оценивается выражением:

4PV

Предлагаемое устройство за счет дополнительного решакяцего правипа позволяют исправить комбинацию

10101,

орЗ

-Зго

равен: t|

4Р| /ЗРс .

Таким образом, предлагаемое устройство в 1,3 раза уменьшает эквивалентную вероятность искажения единичного символа в итоговой кодовой комбинации при трехкратной ошибке, что . ведет к увеличению помехоустойчивости устройства.

10 Формула изобретения

1 , 15 ее

20

- - 0 ти

40

нто50

30

Устройство дпя приема и мажоритарного декодирования информации, содержащее преобразователь кода, выходы которого соединены с первыми информационными входами одноименных переключателей, выходы которых соединены с информационными входами одноименных регистров, выходы первого и второго регистров соединены соответственно с первым и вторым информационными входами реп1ающего блока, выход третьего регистра соединен с первым информационным входом преобразовате- 25 ля кода и третьим информационным входом решающего блока, выходы которого являются выходами устройства, и синхронизатор, отличающееся тем, что, с целью повышения помехоустойчивости устройства, вторые информационные входы преобразователя кода и переключателей объединены с четвертым информационным входом решающего блока и являются информационным входом устройства, третьи информационные входы преобразователя кода и п ервого переключателя объединены и подключены к выходу первого регистра, четвертый информационный вход преобразователя кода объединен с третьим информационным входом второго переключателя и подключен к выходу второго регистра, установочный вход синхронизатора объединен с установочными;, входами регистров и являются установочным входом устройства, тактовый вход синхронизатора яв- . ляется тактовым входом устройства, первый - пятый выходы синхронизатора соединены соответственно с объединенными первыми управляющими входами первого переключателя и первого регистра, объединенными первыми управляющими входами второго переключателя и второго регистра, объединенными первыми управляющими входами третьего переключателя, третьего регистра, решающего блока, вторыми управляющими входами первого и второго переклю35

45

55

чателей, первого и второго регистров, переключателей, первого и второго ре объединенными управляющим входомгистров, объединенными вторым управпреобразователя кода, вторыми управляющими входами третьего переключателяюпдам входом решающего блока, треть им управляющим входом третьего регистра, четвертыми управляющими входами первого и второго регистров.

ля, третьего регистра, тертьими управляющими входами первого и второго

ляюпдам входом решающего блока, третьим управляющим входом третьего регистра, четвертыми управляющими входами первого и второго регистров.