Табличный сумматор вычетов Советский патент 1988 года по МПК G06F7/72 G06F11/10 

JS) Лп-1 Лч. 13Si . . Sn

1,и(Л

.С

/V W/ ( 1-1

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительньпс машин, использующих операции над вычетами.

Целью изобретения является расширение функционых возможностей за счет коррекции одиночных ошибок.

На чертеже представлена схема табличного сумматора вычетов.

Табличный сумматор вычетов содержит группу входов 1,1 - 1.П первого слагаемого сумматора, первую группу элементов И2.1 - 2.п, вторую группу элементов И 3.1 - 3,п, первую группу элементов НЕ 4.1 - 4.п, матрицу 5 элементов И 5.1.1 - 5.п.п., группу входов 6.1 - 6.П второго слагаемого сумматора, с первого по третий элементы ИЛИ 7-9, блок 10 контроля, выходы 11-13 с первого по третий блока 10 контроля, содержащего неполный дешифратор 14, элемент ИЛИ 15 и элемент И 16, группу входов 17.1 - 17.П суммы сумматора, третью группу элементов И 18.1 - 18,п, четвертую группу элементов И 19.1 - 19.п, вторую группу элементов НЕ 20,1 - 20.п

ется, например, подбором слагаемых в состояние, при котором вырабатывается лишь один из его выходных сигналов на выходе 11. С помощью этого сигнала осуществляется непосредственное подключение всех входов и выходов сумматора к соответствующим группам входов матрицы 5, при этом табличный сумматор устанавливается в первый режим. Получаемые на выходах сумматора сигналы, характеризующие результат сложения, поступают на вход блока 10 контроля, которьй осуществляет проверку правильности выполнения операции сложения Если возбужденным оказывается лишь один выход сумматора (признак правильности выполнения операции), то табличный сумматор вычетов оказывается в устойчивом состоянии и на этом сложение заканчивается. Если же возбужденным окажется более, чем.один выход сумматора (признак неисправности за- крепления 1), .либо не возбуждается ни один из выходов (признак неисправности типа Закрепление О), то это приводит к исчезновению сигнала на выходе 11 блока 10 контроля и к

Изобретение относится к вычислительной технике и может быть использовано при построении арифмети- ческо-логических устройств ЭВМ. Целью изобретения является расширение функциональных возможностей за счет коррекции одиночных ошибок. Поставленная цель достигается тем, что табличный сумматор вычетов, содержащий группы элементов И 2, 3, 18, 19,21, 22, матрицу 5 элементов И и блок 10 контроля, включает элементы ИЛИ 7-9 и группы элементов НЕ 4, 20,23 с соответствующими связями. 1 ил., 1 з.п.ф.

пятую группу элементов И 21.1 - 21,п, зо появлению сигнала на вьпсоде 12

шестую группу элементов И 22.1 - 22,п, третью группу элементов НЕ 23.1 - 23.п (п - разрядность унитарного кода).

Матрица 5 элементов И выполняет суммирование по заданному модулю.

Неполный дешифратор 14 предназначен для анализа результата операции и формирования с помощью элементов ИЛИ 15 и И 16 управляющих сигналов на выходах 11-13, которые означают следующее: код результата операции содержит следующее количество единиц

(признак неисправности Закрепле 1), т.е. табличный сумматор выч переводится во второй режим. При этом аналогично предыдущему табл ный сумматор при возбуждении лиш одного выхода (признак правильн выполнения операции) окгикется в устойчивом состоянии и на этом ние заканчивается, а в ином случ это приводит к исчезновению сигн на выходе 12 блока 10 контроля и явлению сигнала на выходе 13 (пр знак/неисправности типа Закрепл ние О), т.е. табличный сумматор ггереводится в третий реяснм.

40

1

1

(11) (12) (13)

(признак неисправности Закрепление 1), т.е. табличный сумматор вычетов переводится во второй режим. При этом аналогично предыдущему табличный сумматор при возбуждении лишь одного выхода (признак правильности выполнения операции) окгикется в устойчивом состоянии и на этом сложение заканчивается, а в ином случае это приводит к исчезновению сигнала на выходе 12 блока 10 контроля и появлению сигнала на выходе 13 (при- знак/неисправности типа Закрепление О), т.е. табличный сумматор ггереводится в третий реяснм.

Специфическое СВОЙСТЕЮ табличного сумматора проявляется в том, что

45

для любой одиночной неисправности О , (13)(как типа Закрепление О, так и

типа Закрепление 1) в любой точке, Младший выход дешифратора 14 соот-50 если не второй, то третий режим

оказывается устойчивым, что соответствует подбору в соответствующей точвествует нулевому значению входной информации,,остальные п выходов - значениям 2 (i 0-n-1) входной информации.-1

55

ке такого значения сигнала, на котором неисправность не проявляется.

Сумматор работает следующим образом.

Перед выполнением операции суммирования блок 10 контроля устанавливапоявлению сигнала на вьпсоде 12

(признак неисправности Закрепление 1), т.е. табличный сумматор вычетов переводится во второй режим. При этом аналогично предыдущему табличный сумматор при возбуждении лишь одного выхода (признак правильности выполнения операции) окгикется в устойчивом состоянии и на этом сложение заканчивается, а в ином случае это приводит к исчезновению сигнала на выходе 12 блока 10 контроля и появлению сигнала на выходе 13 (при- знак/неисправности типа Закрепление О), т.е. табличный сумматор ггереводится в третий реяснм.

Специфическое СВОЙСТЕЮ табличного сумматора проявляется в том, что

ке такого значения сигнала, на котором неисправность не проявляется.

Формула изобретения

матрицу 3JieMt fiTon И и Плок контроля, причем входы первого слагаемого группы сумматора соединены с первыми входами соответствующих элементов И первой группы, выходы которых объединены с выходами соответствунмцих элементов И второй группы и соединены с соответствующими входами первой группы матрицы элементов И, входы второго слагаемого группы сумматора соединены с первыми входами соответствующих элемен1-ов И третьей группы, выходы которых объединены с выходами соответ :твующих элементов И четвертой группы и соединены с соответствующими входами второй группы матрицы элементов И, вькоды группы которой соединены с первыми входами соответствующих элементов И пятой группы, выходы которых объединены с вьгходами соответствующих элементов И шестой группы, соединены с соответствующими входами группы , блока контроля и являются группой выходов суммы сумматора, первый выхо блока контроля соединен с вторыми входами элементов И пятой группы, второй выход блока контроля соединен с первыми входами элементов И второй группы, отличающийся тем что, с целью расширения функциональных возможностей за счет коррекции одиночных ошибок,, он содержит три группы элементов НЕ и три элемента ИЛИ, причем первьш выход блока контроля соединен с первыми входами первого и второго элементов ИЛИ, второй выход блока контроля соединен с вторым входом второго элемента ИЛИ и с первым входом третьего

0

0

элемента ИЛИ, второй вход которого соединен с вторым входом первого элемента ИЛИ, с первыми входами элементов И четвертой группы и с третьим выходом блока контроля, входы первого слагаемого группы сум- матора через соответствующие эле- MeHTbf НЕ первой группы соединены с вторыми входами соответствующих элементов И второй группы, входы второго слагаемого группы сумматора через соответствующие элементы НЕ второй группы соединены с вторыми входа5 . ми соответствующих, элементов И четвертой группы, выходы группы матрицы элементов И соединены через соответ- ствукмцие элементы НЕ третье й группы с первыми входами соответствукяцих элементов И шестой группы, выходы первого, второго и-третьего элементов ИЛИ соединены с вторыми входами элементов И соответственно первой, второй и третьей групп.,

Q ны с соответствующими входами разрядов неполного дешифратора, -выходы, кроме младщего, которого соединены соответственно с входами элемента ИЛИ, вьйсод которого является первым выходом блока контроля и соединен с первым инверсным входом элемента И, выход которого является вторым вы ходом блока контроля, третий выход которого соединен с вторым инверсным входом элемента И и с младшим выхо5

5

0

дом неполного дешифратора.