Устройство для умножения Советский патент 1988 года по МПК G06F7/49 

4 4: 4 СП

Изобретение относится к вычислительной технике и может быть использовано для умножения га-разрядных чисел представленных в I коде Фибоначчи, на п-разрядное двоичное число и на п-разрядное число, представленное в I коде Фибоначчи.

Цель изобретения - расширение функциональных возможностей устройства за счет выполнения умножения чисел, представленных в I коде Фибоначчи, на числа, представленные в двоичном коде.

На чертеже изображена функциональная схема предлагаемого устройства. Устройство содержит первьй регистр (Р )1, предназначенный для записи удвоенных частичных произведений, ге нератор 2 последовательности обобщенных чисел Фибоначчи (ГПОЧФ),пред- назначенньй для последовательного формирования обобщенных чисел Фибоначчи с нечетными номерами,первьй блок 3 удвоения (Б Удв),предназначен ньй для удвоения обобщенных чисел Фибоначчи с четными номерами и первого члена последовательности обобщенных чисел Фибоначчи или для удвоения предьщущего частичного произведения, коммутаторы (КМ) 4-8,предназначенные для коммутации информационных сигналов при умножении на двоичный множитель или на Фибоначчиевьй множитель, второй регистр (Рг)9 предназначенньй для хранения сформированной сумматором и блоком 3 удвоения последовательности обобщенных чисел Фибоначчи, второй блок 10 удвоения (Б Удв), предназначенньй для удвоения содержимого второго регистра, первьй сумматор (СМ) 11, предназначенньй для формирования последовательности обобщенных чисел Фибоначчи с четными номерами или суммы двух частичных произведений, регистр 12 множителя (РГНН), в котором хранится код множителя, второй сумматор (СМ) 13, предназначенньй для получения суммы частичных произведений, регистр 14 частичных произведений (РГЧП), предназначенньй для хранения промежуточных сумм, вход 15 начальной установки устройства, вход 16 синхронизации устройства, вход 17 записи кода устройства, вход 18 множимого устройства, вход 19 признака кода устройства, вход 20

10

15

20

25

30

35

40

45

50

55

множителя устройства и выход 21 устройства.

Устройство работает следующим образом.

Рассмотрим работу устройства для умножения целых чисел на примерах умножения числа 60, представленного в I коде Фибоначчи, на число 37, представленного в одном варианте в I коде Фибоначчи, а во втором - в Двоичном коде.

Рассмотрим работу устройства при умножении числа 60 на число 37, представленных в I коде Фибоначчи, при этом на входе 19 признака кода устройства находится сигнал логической единицы, которьй подключает выход генератора 2 последовательности обобщенных чисел Фибоначчи к входу сумматора 11, вьпсод блока удвоения - к входу сумматора 11, выход сумматора -11 - к входу регистра 9, выход регистра - к входу блока 3 удвоения.

В исходном состоянии на входе 20 мн ожителя находится код множителя, на входе 18 множимого находится код множимого, на выходе -генератора 2 последовательности обобщенных чисел Фибоначчи, регистра 9, сумматора 13 и регистра 14 частичных произведений находится код нуля, на входе 17 записи кода находится сигнал разрешения записи кодов сомножителей в генератор 2 обобщенных чисел Фибоначчи и в регистр 12 множителя, на выходе блока 3 удвоения и сумматора 11 находится код удвоенного множимого. С приходом на вход 16 синхронизации первого синхронизирующегй импульса генератор; 2 обобщенных чисел Фибоначчи формирует первое число последовательности чисел Фибоначчи, при этом в регистр 9 записывается код удвоенного множимого, а регистр 12 множителя записывается код множителя. Если в мпадшем п-ом разряде регистра 12 множителя записана единица, то сумматор 13 производит сложение кода, поступающего с выхода генератора 2 последовательности обобщенных чисел Фиббоначчи и кода, поступающего с выхода регистра 14 частичных произведений. Если в (п-1)-ом разряде записана единица, то сумматор 13 производит сложение кода,поступающего с выхода регистра 9 и кода, поступающего с выхода регистpa 14 частичных произведений. Если в двух младших разрядах регистра 12 множителя записаны два нуля, то коммутатор 8 пропускает нулевой сигнал на вход сумматора 13. Затем под действием следующего синхроимпульса происходит сдвиг кода множителя на два разряда в сторону младших разрядов в регистре 12 множителя и формирование очередной пары.обобщенных чисел Фибоначчи генератором 2 обобщенных чисел Фибоначчи и. блоком 3.удвоения совместно с . сумматором 11.

Процесс умножения оканчивается после того, как будут вьдвинуты из регистра 12 множителя все разряды кода множителя. При этом результат умножения будет находиться в регистре 14 частичных произведений, откуда он поступает на выход 21 устройства. Состояния генератора 2 обобщенных чисел Фибоначчи, блока 3 удвоения, сумматора 11, регистра 9, сумматора 13, регистра 12 множителя и регистра 14 частичных произведений, соответствующие каждому такту работы устройства, приведены в табл.1.

.Рассмотрим работу устройства при умножении числа 60 на число 37, ко- .торое представлено в двоичном коде. При этом на входе 19 признака кода устройства находится сигнал логического нуля, который подключает выход регистра 1 к входу сумматора 11 и к входу коммутатора 8, выход блока 10 удвоения - к входу регистра 1 и к входу блока 3 удвоения, выход блока 3 удвоения - к входу регистра В исходном состоянии на входе 20 множителя находится код множителя, на входе 18 множимого находится код множимого, на выходе регистра 1, на выходе блока 10 удвоения, на выходе сумматора 11, на выходе регистра 9, на выходе сумматора 13 и на выходе регистра 14 частичных произведений находится код нуля, на входе 17 записи кода находится сигнал разрешения записи кодов сомножителей в регистр 1 и в регистр 12, на выходе блока 3 удвоения находится код удвоенного множимого. С приходом на вход 16 синхронизации первого синхронизирующего импульса в регистр 1 записывается код множимого, .а в регистр 12 - код множителя. Если в младшем п-ом разряде регистра 12 множителя записана единица, то сум0

5

0

5

0

5

0

матор 13 производит сложение кода, поступающего с выхода «регистра 1, и кода, поступающего с выхода регистра 14 частичных произведений. Если в (п-1)-ом разряде записана единица, то сумматор 13 производит сложение кода, поступающего с выхода регистра 9, и кода, поступакнце- го с выхода регистра 14 частичных произведений. Если в двух младших разрядах регистра 12 множителя записаны две единицы, то сумматор 13 производит сложение кода, поступающего с выхода сумматора 11, и кода, по- ступагющего с выхода регистра 14 частичных произведений. Если же в двух младших разрядах регистра 12 множителя записаны два нуля, то коммутатор 8 пропускает нулевой сигнал на вход сумматора 13. Затем под действием следующего синхроимпульса происходит сдвиг кода множителя на два разряда в сторону младших разрядов в регистре 12 множителя и формирование соответствующих значений кода множимого для следующего такта работы устройства. Процесс умножения оканчивается после того, как будут вьщвинуты из регистра 12 множителя все разряды кода множителя.При этом результат умножения будет находиться в регистре 14 частичных произведений, откуда он поступает на выход 21 устройства. Состояние регистра 1, блоков 3 и 10 удвоения, сумматора 11, регистра 9, сумматора 13, регистра 12 множителя и регистра 14 частичных произведений, сортветствую1дие каждому такту работы устройства, приведены в табл.2.

Формула изобретения

Устройство для умножения, coдep жащее генератор последовательности обобщенных чисел Фибоначчи, первый блок удвоения, первьй коммутатор,первый регистр, первьй и второй сумматор, регистр множителя и регистр.частичных произведений, выход которого соединен с выходом устройства и вхоом первого слагаемого первого сумматора, выход которого соединен с ин ормационным входом регистра частичных произведений, вход начальной установки которого соединен с входами начальной установки регистра множителя и первого регистра:, вьпсод которого соединен с первым информационным входом первого коммутатора, выход которого соединен с входом второго слагаемого первого сумматора, информационный вход регистра множителя соединен с входом множителя устройства, вход множимого которого соеди- нен с первыми информационными входами генератора последовательности обоб- щенных чисел Фибоначчи и первого блока удвоения, отлич. ающееся тем, что, с целью расширения функциональных возможностей за счет выполнения умножения чисел, представ - ленных в I коде Фибоначчи, на числа, представленные в двоичном коде, в него введены второй регистр, второй блок удвоения, второй, третий, четвертый и пятый коммутаторы, причем вход начальной установки устройства соединен с входами начальной установки второго регистра, генератора последовательности обобщенных чисел Фибоначчи и первого регистра, вход синхронизации которого соединен с входами синхронизации устройства, регистра частичных произведений, генератора последовательности обобщенных чисел Фибоначчи и второго регистра, первый информационный вход которого соединен с входом множимого устройства, вход записи кода которого соединен с входами записи кода регистра множителя, генератора последова- тельности обобщенных чисел Фибоначчи и второго регистра, второй информационный вход которого соединен с вторым информационным входом первого блока удвоения, выходом второго ком- мутатора и вторым информационным входом генератора Последовательности обобщенных чисел Фибоначчи, выход которого соединен с первым информационным входом третьего коммутатора, выход которого соединен с вторым информационным входом первого коммутатора и входом первого- слагаемого второго сумматора, выход которого соединен с третьим информационным входом первого коммутатора и первым информационным входом четвертого коммутатора, выход которого соединен с информационным входом первого регистра, выход которого соединен с первыми информационными входами второго бло- jKa удвоения, выход которого соединен с вторым информационным входом второго коммутатора, управляющий вход которого соединен с входом признака кода устройства и упра.вляю- щими входами третьего, четвертого и пятого коммутатора, второй информационный вход которого соединен с выходом первого блока удвоения и вторым информационным входом четвертого коммутатора, вторые информационные входы второго и третьего коммутаторов соединены соответственно с выходами второго блока удвоения и второг регистра, выход пятого коммутатора соединен с входом второго слагаемого второго сумматора, выходы последнего и предпоследнего мпадших разрядов регистра множителя соединены соответственно с первым и вторым управляющими входами первого коммутатора, четвертый информационный вход которого соединен с входом нулевого потенциала устройства.

Таблица

Изобретение относится к области вьиислительной техники и может быть использовано для умножения га-разрядных чисел, представленных в кодах Фибоначчи, или чисел, в которых множимое представлено в коде Фибоначчи, а множитель - в двоичном коде. Цель изобретения - расширение функциональных возможностей за счет выполнения умножения чисел, представленных в 1 коде Фибоначчи, на числа,представленные в двоичном коде. У.стройство содержит два регистра 1,9, генератор 2 последовательности обобщенных чисел Фибоначчи, два блока 3,10 удвоения, пять коммутаторов 4-8, регистр 12 множителя, два сумматора 11, 13, регистр 14 частичных произведений. Введение второго блока удвоения и трех коммутаторов позволяет осуществлять умножение чисел,представленных в 1 коде Фибоначчи, на числа, представленные в двоичном коде -без их предварительного преобразования в 1 код Фибоначчи. 2 табл., 1 ил. с б (Л

120

120

000000 001000 000010 0 1 о о о 180 000 1 о 180 0000 о 2220

Таблица 2