Устройство согласования скоростей цифровых потоков при передаче сигналов цифрового радиовещания Советский патент 1988 года по МПК H04J3/06 

14)

Изобретение относится к области электросвязи. Цель изобретения - повышение точности согласования скоростей цифровых потоков, Цель достигается введением в устр-во анализатора спектра (АС) 16 и элемента ИЛИ 15. Устр-во обеспечивает согласование скоростей выходного и входного цифровых потоков, рассогласование которых вы является анализатором рассинхрониза- ции 9 и количественно фиксируется счетчиком 10, выполненным реверсивным. Анализатор пауз 3 определяет наличие сигнала паузы в принятом сигнале и формирует на своем выходе сигнал разрешение трансформации паузы. АС 16 определяет наличие сигнала с постоянством спектрального состава и фор-- мирует на своем выходе сигнал разрешение трансформации сигнала при наличии сигнала опережение на входе анализатора рас синхронизации 9. Параметры АС . 16 определяются минимально о допустиг 1М временем изменения длитель- ности сигнала с постоянством спектрального состава с точки зрения слушателя, оценивающего его качество. 1 з.п.ф-лы, 2 ил. (Л с

Фиг.1

Изобретение относится к электросвязи и может быть использовано в цифровых системах радиовещания с независимыми синхрогенераторами для согласования скоростей цифровых потоков,

Цель изобретения - повьппение точности согласобания скоростей цифровых потоков.

На фиг. 1 представлена структурная тор спектра 16 (г, 2} определяет

электрическая схема устройства согласования скоростей цифровых потоков при передаче сигналов цифрового радиовещания} на фиг, 2 - схема анализатора спектра.

Устройство согласования скоростей цифровых потоков при передаче сигналов цифрового радиовеш,ания содержит выделитель синхроимпульсов 1, блок последовательно-параллельного преобразования 2, анализатор пауз 3, блок задежки 4, первый и второй буфферные регистры 5 и 6, блок уплотнения 7, блок параплельно-последовательного

наличие сигнала с постоянством спек- трального состава и формирует на своем выходе сигнал разрешение трансформации сигнала при наличии сигнала

15 опережение на входе анализатора рае синхронизации 9, Параметры анализатора спектра 16 определяются минимально допустимым временем изменения длительность сигнала с постоянством

20 спектрального состава с точки зрения слушателя, оценивающего его качество,

В случае опережения эталонной последовательности по отношению к входной, число целых тактов опережения

Преобразования 8, анализатор 9 рас- 25 фиксируется в счетчике 10, на первом

Синхронизации, счетчик 10 импульсов коммутатор 11, формирователь 12 синхроимпульсов, блок синхронизации 13, переключатель 14, элемент ИЛИ 15 и анализатор спектра 16,

Анализатор спектра 16 содержит первый и второй блоки за,цержки 17 и 18, первый, второй, третий и четвертый

выходе которого формируется командный сигнал опережение, который при наличии сигнала разрешение трансформации паузы или разрешение транс- 30 формации сигнала подается с помощью коммутатора 11 на первый вход формирователя синхроимпульсов 12, Наличие командного сигнала на втором входе

умножители 19-22, первый, второй, тре- формирователя синхроимпульсов 12, при тий и четвертый и теграторы 23-26 nep-js поступлении на его первый вход очередвый и второй компараторы 27 и 28 и зл емент И 29«

40

ного входного импульса, обеспечивает на первом выходе формирователя 12 фор мирование синхропоследовательности. Сформированная си нхр о последовательность поступает в блок синхронизации 13, обеспечиваюш}5Й подачу ее на второй или третий выходы в зависимости от используемого в данный момент для записи информации первого или второУстройство согласования скоростей цифровых потоков при передаче сигналов цифрового радиовещания работает следукяцим образом.

При .поступлении на вход выделителя синхроимпульсов 1 сигнала, на его выходе образуется последовательность 45 ° буферного регистра 5 или 6, При импульсов, которая подается на ана-этом, в ячейки соответствующего перлизатор 9, формирователь синхроимпуль- вого или второго буферного регистра 5 сов 12, блок задержки 4 и блок последовательно-параллельного преобразования 2 (фиг. 1),На синхронизируюш;ий го вход анализатора 9 подается последовательность эталонных синхроимпульсов, В случае отставания или опереже ння эталонной йоследовательности от входной на несколько полных тактов на ее реверса счетчика 10, с третьего выхо- первом или втором выходе анализаторада формирователя синхроимпульсов 12,

9 формируется командный импульс, ко-После компенсации тактов опережения,

торый (|мксируется в счетчике Ю, вы зафиксированных в счетчике 10, и обполненном реверсивным. Анализатор пауз- нулення-всех его ячеек снимается сигили 6 производится запись избыточных импульсов символа пауза с выхода блока задержки 4, Одновременно синхро- последовательность с первого выхода формирователя синхроимпульсов 12 поступает на третий вход счетчика 1.0, а на его четвертый вход подается сигнал

3, определяет наличие сигнала паузы в принятом сигнале и формирует на своем выходе сигнал разрешение трансформации паузы. Параметры блока задержки 4 определяются минимально допустимом временем паузы в передаваемом сигнале с точки зрения качества его восприятия слушателем. Анализаналичие сигнала с постоянством спек- трального состава и формирует на своем выходе сигнал разрешение трансформации сигнала при наличии сигнала

опережение на входе анализатора рае- синхронизации 9, Параметры анализатора спектра 16 определяются минимально допустимым временем изменения длительность сигнала с постоянством

спектрального состава с точки зрения слушателя, оценивающего его качество,

В случае опережения эталонной последовательности по отношению к входной, число целых тактов опережения

выходе которого формируется командный сигнал опережение, который при наличии сигнала разрешение трансформации паузы или разрешение транс- формации сигнала подается с помощью коммутатора 11 на первый вход формирователя синхроимпульсов 12, Наличие командного сигнала на втором входе

ного входного импульса, обеспечивает на первом выходе формирователя 12 формирование синхропоследовательности. Сформированная си нхр о последовательность поступает в блок синхронизации 13, обеспечиваюш}5Й подачу ее на второй или третий выходы в зависимости от используемого в данный момент для записи информации первого или второ ° буферного регистра 5 или 6, При этом, в ячейки соответствующего первого или второго буферного регистра 5 реверса счетчика 10, с третьего выхо- да формирователя синхроимпульсов 12,

или 6 производится запись избыточных импульсов символа пауза с выхода блока задержки 4, Одновременно синхро- последовательность с первого выхода формирователя синхроимпульсов 12 поступает на третий вход счетчика 1.0, а на его четвертый вход подается сигнал

нал опережение с первого Ш1хода счетчика 10, что приводит к прекращению работы блока синхронизации 13 и записи дополнителыых импульсов в первый или второй буферный регистор 5 или 6, В процессе дальнейшего считывания информации из первого (второго) буферного регистра 5 (6) длительность сигнала увеличивается за счет удлинеНИН паузы на необходимое количество циклов,

В случае отставания эталонной син- хропоследовательности от входной, число целых тактов отставания фиксируется в счетчике 10, а на его втором выходе формируется сигнал отставание который в случае наличия сигнала разрешение трансформации паузы или разрешение трансформации спектра на третьем входе коммутатора 11 подается на второй вход формирователя синхроимпульсов 12,- снимая синхроимпульс с его третьего выхода, В этом случае синхроимпульсы не попадают на блок синхронизации 13. Запись символа паузы в первый и второй буферные ретстры 5 и 6 не производится в течение времени, необходимого для компенсации. Одновременно со второго выхода фор- мирователя синхроимпульсов 12 подается сигнал реверса счетчика 10 по его пятому входу. После компенсации тактов отстава {ия, зафиксированных в счетчике 10 и обнуления всех его яче- ек, сигнал отставание снимается со второго выхода счетчика 10 и процесс компенсации прекрашается.

Считывание информации с первого и второго буферных регистров 5 и 6 npoизводится под действием синхропоследовательности, подаваемой одновременно на вход соответствующего реверсивного счетчика (в первого или второго реверсивного счетчика, которые составля ют счетчик 10), работающего в режиме реверса. По обнулении всех его ячеек подается сигнал смены первого и второго буферных регистров 5 и 6, и начинается считывание со второго буферного регистра 6, вне зависимости от его заполнения.

Формула изобретения

1, Устройство согласования скоростей цифроилх потоков при передаче сигналов цифрового радиовещания по авт, св. № 1283989, отличающее- с я тем, что, с целью повьшения точ- ности согласования скоростей цифровых потоков, введены анализатор спектра и элемент ИЛИ, при этом выход-анализатора пауз подсоединен к управляющему входу коммутатора через элемент ИЛИ, первый, второй и третий входы анализатора спектра подключены соответственно к входам анализатора пауз, блока задержки и второму выходу счетчика, а выход анализатора спектра подсоединен к второму входу элемета ИЛИ

2, Устройство по п, 1, о т Л и - чающееся тем, что.анализатор спектра содержит последовательно соединенные первый блок задержки, первый умножитель, первый интегратор, первый компаратор и элемент И, последовательно соединенные второй умножитель, второй интегратор и второй компаратор, выход которого подсоединен к второму входу элемента И, последовательно соединенные третий умножитель и третий интегратор, Ы51ход которого подсоединен к второму входу второго компар-а- тора, последовательно соединенные второй блок задержки, четвертый у.г- ножитепь и четвертый интегратор, выход которого подсоединен к второму . входу первого компаратора, причем объединенные вход блока задержки, второй вход первого умножителя и первый вход третьего умножителя, объединенные вход второго блока задержки и вторые входы третьего и четвертого , умножителей, третий вход и выход элемента И являются соответственно первым, вторым и третьим входом и выходом анализатора спектра,

Фиг. 2