Устройство управления ферритовым фазовращателем Советский патент 1988 года по МПК H03K5/01 

Изобретение относится к импульсной технике и может быть использова- но при построении фазированных антен- решеток с ферритовыми фазовращате- лями, магнитный материал которыз имеет прямоугольную петлю гистерезиса.

Цель изобретения - повышение точности установки фазы.

На фиг.1 приведена электрическая структурная схема предлагаемого уст ройства управления ферритовым фазо вращателем на фиг.2 - пример выпол нения преобразователя кода во временный интервал; на фиг.З - пример вы- полнения параллельно-последовательного ключа; на фиг.4 - временные диаграммы, поясняюгцие работу устройства; на фиг.З - то же, в случае выполнения интегратора в виде резистивно- емкостной цепи.

Устройство управления ферритовым фазовращателем (УУФФ) содержит обмот- ку 1 набора фазы, начало которой через первый ключ 2 соединено с общей шиной 3, конец - с шиной 4 питания и с началом обмотки 5 сброса фазыд конец которой соединен с выходом второго ключа 6, шину 7 запуска, которая соединена с входом запуска преоб- разователя 8 кода во временной интервал, кодовые входы которого соединены с шинами 9 кода управления, тактовый вход - с шиной 10 опорной частоты, обмотку 1 обратной связи, нача- ло которой через интегратор 12 соединено с входом ключа 13 начальных условий и с первым входом первого компаратора 14, второй вход которого соединен с выходом ключа 13 началь- ных условий и с общей шиной 3, выход со входом сброса первого триггера 15 выход которого соединен с первым входом элемента ИЛИ-НЕ 16 и с входом управления первого ключа 2, вход ус- тановки через элемент 17 задержки соединен с входом установки преобразователя 8 кода во временной интервал, выход которого соединен с вторым входом элемента ИЛИ-НЕ 16 и с входом уп равления параллельно-последовательного ключа 18, выход которого соединен с концом обмотки 11 обратной связи, первый и второй входы - соответственно с шиной 19 опорного напряжения и с общей шиной 3, шина 20 сброса соединена с входом установки второго триггера 2I, выход которого соединен с входом управления второго ключа 6,

вход сброса - с выходом второго компаратора 22. Первый вход, которого соединен с шиной 23 уровня сброса, второй вход - с входом второго ключа 6 и с первым выводом резистора 24, второй вывод которого соединен с общей шиной 3, выход элемента ШШ-НЕ 16 соединен с входом управления ключа 13 начапьных условий.

Преобразователь кода во временной интервал (фиг.2) содержит регистр 25 хранения, кодовые входы которого сое- дине ны с соответствующими входами преобразователя В кода во временной интервал, тактовый вход и вход установки которого соединены соответственно со счетным входом счетчика 26 импульсов и с входом установки триггера 27, выход которого соединен с выходом преобразователя 8 кода во временной интервал и с входом сброса счетчика 26 импульсов, вход сброса - с выходом элемента 28 сравнения кодов, первая и вторая группы входов которого соединены с выходами соответственно регистра 25 хранения и счетчика 26 импульсов.

Интегратор 12 может быть вьтолнен в виде интегрирующей резистивно-ем- костной цепи, состоящей из резистора 29 и конденсатора 30. При этом обеспечение режима виртуального интегрирования, осуществляемого практически одновременным подключением к интегрирующей резистивно-емкостной цепи близких по значению и различной полярности источников напряжения, не понижает практически точность устройства.

Параллельно-последовательный ключ 18 может быть выполнен (фиг.З) в виде резистора, величина которого должна быть учтена в постоянной времени интегратора 12, когда он интегрирует напряжение с шины 19 и параллельного ключа (относительно общей шины 3).

Естественная организация системы управления лучом фазированной антенной решетки подразумевает использование для ее построения одновременно многих устройств управления ферритовым фазовращателем. При этом для всех этих устройств являются общими элемент 17 задержки, счетчик 26 импульсов преобразователя 8 кода во временной интервал, а в качестве сигнала сброса счетчика 26 импульсов нербходимо использовать строб ггаксимального значения фазы, определяемой при проектировании системы,

В случае использования интегратора 12 на базе операционного усилителя или другого, обладающего хорошей памятью, и при наличии в системе управления лучом достаточного времени для преобразования кода во временной интервал, в качестве запоминающего фазу устройства может быть использован интегратор 12, при этом во всей системе управления лучом достаточно использование одного или нескольких преобразователей 8 кода во временной интервал..

Учитывая, что время интегрирования (время набора фазы) меньше времени, когда устройство находится в иснапряжения 33 напряжению 34 на шине 25 срабатывает компаратор 22, выходной сигнал 35 которого возвращает

триггер 2I в исходное положение, при этом ключ 6 запирается. Изменением напряжения 34 на шине 23 (изменением уровня сброса, т.е. степени насыщения ферритового фазовращателя)

можно учитьгоать трансформацию формы петли намагничивания материала ферритового фазовращателя при изменении условий эксплуатации, например температуры окружа)ощей среды.

После сброса фазы возможен запуск элементов набора фазы, который может быть организован введением формирователя импульсов между выходом триггера 21 и шиной 7. Однако с учетом

Изобретение относится к импульсной технике и может быть использова - но при построении фазированных антенных решеток с ферритовыми фазовращателями, магнитный материал которых имеет прямоугольную петлю гистерезиса. Целью изобретения-явл гется повышение точности установки фазы. Устройство содержит обмотку 1 набора фазы, ,ключи 2 и 6, общую шину 3, шину 4 питания, шину 7 запуска, шину 9 кода управления, шину 10 опорной частоты, обмотку 5 сброса фазы, обмотку 11 обратной связи, интегратор 12, ключ 13 начальных условий, компараторы 14 и 22, триггеры 15 и 21, элемент ИЛИ- НЕ 16 элемент 17 задержки, параллельно-последовательный ключ 18, шины опорного напряжения 19 и сброса 20, шину 23 уровня сброса, резистор 24. Возможность осуществления в устройстве одновременного интегрирования двух напряжений противоположной полярности при малом значении входного/выходного напряжения интегратора по сравнению с интегрирующим напряжением позволяет при незначительном увеличении погрешности в качестве интегратора 12 использовать пассивную интегрирующую RC-цепь, что упрощает устройство. 3 з.п, ф-лы, 5 ил. i (Л 00 00 сл «I гз fo фиг.1

ходном состоянии, конкретная реализа-20 того, что время сброса фазы может

ция устройства часто позволяет обойтись без элемента ИЛИ-НЕ 16 и без ключа 13 начальных условий. В случае же использования интегратора 12 на операционном усилителе, этот ключ должен быть соединен параллельно интегрирующему конденсатору.

Если быстродействие ключей 2 и 6 велико, что в общем случае желательно , то для исключения выхода их из строя из-за больших величин ЭДС самоиндукции, необходимо принимать известные меры, например, шунтирование обмоток 1 ,и 5 диодно-резистивными цепями или ввод дополнительных ;jeMn- ферных обмоток с возможным рекуперированием энергии.

Устройство управления ферритовым фазовращателем работает следующим образом.

В исходном состоянии ключи 2 и 6 разомкнуты, ключ 13 замкнут, ключ 18 соединяет обмотку 11 с шиной 3, на шину 10 поступают импульсы тактовой частоты, в преобразователь 8 (в регистр 25) записан код требуемой установки фазы, при этом в феррйтовом фазовращателе образующем с обмотками 1,5 и 11 общую магнитную систему, за- помнеио предьщущее значение фазы.

После появления на шине 20 импульса 31 сброса на выходе триггера 2 появляется напряжение 32, отпирающее ключ 6. Через обмотку 5, ключ 6 и резистор 24 появляется нарастающий по мере достижения насьщения ферритовым фазовращателем ток, который создает падение напряжения 33 на резисторе 24. В момент равенства указанного

колебаться в достаточно широких пределах, в системе управления лучом может оказаться целесообразным принудительный переход к набору фазы всеми

25 фазовращателями. До появления импульса 36 на шине 7 в регистр 25 преобразователя 8 по пюнам 9 должен быть занесен код значения устанавливаемой фазы. После появления на шине 7 им30 пульса 36 запуска на выходе преобразователя 8 формируется импульс 37, длительность 38 которого пропорциональна величине кода, поступившего на шины 9. При этом размыкается ключ

35 13, а при помощи ключа 18 шина 19 через обмотку 11 соединяется с входом интегратора 12, выходное напряжение

39которого нарастает со скоростью, пропорциональной величине напряжения

40 на шине 19. В общем случае задержка

40в элементе 17 может превышать длительность 38 импульсов 37 на выходе преобразователя 8; при этом выходное напряжение 39 интегратора 12 нараста45 ет до некоторого значения и начинает уменьшаться с появлением импульса 44 на выходе триггера 15, что приводит к отпиранию ключа 2 и появлению на обмотке 11 ЭДС обратной связи, прило50 женной к входу интегратора 12 через ключ 18, соединяющий конец обмотки 11 с шиной 3. В этом случае необходимо исключить возможность отпирания ключа 13, например, обеспечивая соответ55 ствующую задержку между окончанием импульса 37 и началом импульса 41, подавая такой сигнал на дополнительный вход элемента 16. Однако такой режим работы устройства не обеспечивает достижения предельного быстродействия.

Для достижения предельного быстродействия целесообразно производить одновременно преобразование кода требуемой установки фазы во временной интервал 38 при помощи преобразователя 8 и набор фазы в ферритовом фазовращателе путем подключения обмот- ки 1 через ключ 2 к шине 4. Однако указанные процессы требуют некоторого разнесения во времени, что обеспечивается наличием элемента 17. Действительно, в исходном состоянии напря- женин на входах компаратора 14 равны между собой. При этом выходное напряжение компаратора 14 имеет ви;д ЗБО- на (поз.42 на фиг.4)..Введение же некоторой задержки 40 позволяет нап- ряжению 39 на выходе интегратора 2 достичь некоторого порогового уровня, при котором выходное напряжение компаратора 14 принимает устойчивое значение (поз.43 на фиг.4). После включения ключа 2 к входу интегратора 12 до момента окончания импульса 37 оказываются приложенными два близких по величине, но противоположной полярности напряжения: напряжение с шины I9 и напряжение с обмотки 11. образом осуществляется практически идеальное суммирование напряжений. Для обеспечения работоспособности устройства с--точки эре- ння помехоустойчивости выходное напряжение 39 интегратора 12 в процессе указштсного интегрирования двух напряжений не должно стать ниже порога помехоустойчивости компаратора 14, Пос ле окончания импульса 37 к входу интегратора 12 оказьшается подключенным лишь ЭДС обмотки 11S что приводи к быстрому изменению напряжения 39 до нулевого уровня: появившийся на выходе компаратора 14 перепад напряжения (поз.44 на фиг,4) приводит к возврату всего устройства в исходное гостояние.

- .-

Возможность осуществления в устройстве практически одновременного интегрирования двух напряжений противоположной полярности при малом зна чении выходного напряжения интегра- тора по сравнению с интегрирукящшн напряжениями (10-20 МБ по сравнению с 10 В) позволяет при незначительном увеличении погрешности, но при существенном упрощении в качестве интегратора 12 использовать пассивную интегрирующую RC-цепь, временные диаграммы выходного напряжения 39 интегратора 2 для этого случая (с учетом сказанного о соотношении величин напряжений) приведены на фиг,5.

Формула

обретения

вход сброса - с выходом второго компаратора, первый вход которого соединен с шиной уровня сброса, второй вход - с входом второго ключа и с первым вьшодом резистора, вто-рой вывод которого соединен с общей шиной.

Фиг2

сброса - с выходом элемента сравнения кодов, первая и вторая группа входов которого соединены с выходами соответственно регистра хранения и счетчика импульсов.

19

4

.

Фиг.з

fiZ

liiil

WU2. JS

-rr

1

Ш

.