Устройство для контроля регистров сдвига Советский патент 1989 года по МПК G11C29/00 

4i) СО

Изобретение относится к автоматике и вычислительной технике и служит для контроля регистров сдвига, в частности для контроля микросхем, со- дёржащик многоразрядные регистры сдвига.

Цель изобретения - повышение достоверности контроля.

На фиг. 1 представлена структурна схема устройства для контроля регистров сдвига; на фиг. 2 - пример реализации регистратора ошибки; на фиг.З - пример реализации регистратора конца контроля.

Устройство содержит сумматор 1, четыре группы информационных входов 2-5, регистратор 6 ошибки, вход 7 сброса, элемент 8 задержки, две группы 9 и 10 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, распределитель импульсов, который состоит из генератора 11 и распределителя 12, делитель 13, регистратор 14 конца контроля, тактовый вход 15 Bfei6opa режима работы, тактовый вход 16, первый и второй проверяемые регистры 17 и 18 сдвига.

Двоичный делитель 13 обеспечивает все возможные комбинации кодов на входах проверяемых регистров сдвига, а с помощью последнего разряда производится переключение режимов работы устройства.

Проверяемые регистры 17 и 18 сдвига могут работать в двух режимах (сдвига и записи параллельного кода) В режиме сдвига информация последовательно подается по второму информационному D-входу, при этом на управляющем Е-входе должен быть низкий уровень потенциала, а сдвиг производится тактовыми импульсами по С-вход регистра. Если на управлямщем Е-вход находится высокий уровень потенциала, то тактовым импульсом по С-входу производится запись в регистр парал- лелльного кода, присутствующего на первых информационных входах.

Работа распределителя 12 тактируется импульсами с выхода генератора 11. На первом выходе распределителя 12 вырабатывается тактовая импульсная последовательность, каждые п импульсов которой по С-входам проверяемых регистров сдвига производят сдвиг информации, а кажд,ый Сп+1)-й импульс - запись параллельного кода в эти регистры сдвига. На втором выходе распределителя I2 вырабатываетг

10 15

20 25

30

,с о

0

5

. -ся последовательность, импульсы которой совпадают с каждым (п+1)-м тактовым импульсом.

Каждый импульс с второго выхода распределителя 12 изменяет содержимое двоичного делите4:1я 13 на единицу и управляет записью параллельного кода в регистры.

Чтобы произвести полный контроль регистров сдвига на правильность функционирования, необходимо дваяоды подать на его входы все возможные комбинации кодов, записать их в регистры и для каждого из кодов произвести полный цикл сдвига.

При сдвигах информации в регист- pax производится прием по D-входам информации с последних разрядов соседнего регистра, т.е. производится обмен информацией в регистрах. Это позволяет контролировать вторые информационные D-входы регистров сдвига.

В регистры сдвига тактовыми импульсами за время первой половины цикла осуществляются сдвиг и запись одинаковых кодов, а за время второй половины цикла - сдвиг и запись противоположных (прямых и обратных) кодов, на входах сумматора 1 при этом всегда противоположные коды одного и того же числа.

В результате суммирования этих кодов в сумматоре 1 образуется код 1 1 1 ... 1 . При добавлении к этому коду по входу переноса единицы он переходит в код 000...О, а на выходе (выходе переноса старшего разряда сумматора 1) появляется положительный перепад напряжения, который используется при контроле.

Работа устройства заключается в следующем.

Проверяемая пара регистров сдвига устанавливается на место первого и второго регистров 17 и 18 сдвига.

По шине 7 сброса подается сигнал, устанавливающий в исходное состояние двоичный делитель 13 и регистраторы 6 и 14 ошибки и конца контроля. При этом индикаторы 19 ошибки и конца контроля не светятся. Остальные элементы схемы работают без начальной установки.

Пусть на втором выходе распределителя 12 появляется сигнал положительной полярности. Этот сигнал переводит контролируемые регистры 17 и 18 сдвига в режим записи параллельного кода, Приходящий в это же время на С-входы регистров 17 и 18 сдвига тактовый импульс производит запись кода с выходов двоиг1ного делителя 13 в первый регистр 17 сдвига непосредственно, а во второй - через вторую группу 10 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, которая на своих выходах повторяет код, находящийся на ее входах (в т ечение первой половины цикла). Эти одинаковые коды также появляются на выходах обоих проверяемых регистров 18 сдвига.

На первую группу входов сумматора 1 код подается непосредственно с выходов первого проверяемого регистра 17 сдвига, а на вторую - с выхода второго проверяемого регистра 18 сдвига через первую группу 9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, которая инвертирует этот код. Таким образом, на входах сумматора 1 присутствуют про- тивоположные коды одного и того .же числа, которые, складьгоаясь, образуют на выходе код 11 I ... 1 , а на выходе переноса старшего разряда - уровень сигнала, соответствующий уровню логического нуля. Тактовый импульс, записавший параллельные коды1.в регистры 17 и 18,- через элемент 8 задержки производит добавление единицы к со- держго ому сумматора 1 по входу пере10

нала, определяющий работу регистров

17и 18 в ре5шме сдвига. После каждого очередного сдвига информации тактовыми импульсами по С-входам п раз производится контроль правильности функционирования регистров 17 и

18сдвига. Контроль в режиме сдвига производится так же, как и контроль при записи параллельных кодов в регистры 17 и 18,

Если какой-нибудь из проверяемых регистров 17 и 18 сдвига или оба неисправны, то при этом нарушается ус- 15 ловие подачи на входы сумматора I про противоположных кодов одного и того же числа. На выходе переноса старшего разряда сумматора I не появляется положительного перепада напряжения с приходом Iiмпyльca по входу переноса. При этом засвечивается индикатор 19 ошибки в регистраторе 6 ошибки, регистрируя этим наличие неисправности в проверяемых регистрах 17 и 18 сдвига.

После прихода на двоичный делитель 13 числа импульсов, равного а

20

25

N, 2, заканчивается первая половина цикла контроля, после чего переклю- 30 чается триггер последнего разряда двоичного делителя 13 и начинается вторая половина цикла контроля. Пере ключившийся триггер последнего разря да делителя 13 изменяет на противопо

«° «™-™. - r« °--ir:i :r oervzrrr o L:::

го сумматора 1 становится равным 000...О, а на выходе его образуется положительный перепад напряжения, который по первому входу воздействует на регистратор 6 ошибки. Только 40 при правильной работе проверяемых регистров 17 и 18 сдвига может появиться положительный перепад напряжения, воздействующий на регистратор 6 ошибки. Время задержки тактового 45 импульса на элементе 8 задержки равно времени записи кодов в проверяемые регистры 17 сдвига и времени суммирования этих кодов в сумматоре 1 .,, . 50

Этот же сигнал с второго выхода распределителя 12 изменяет содержимое двоичного делителя 13 на единицу. На С-входы регистров 17 и 18 сдвига поступает п тактовых импульсов с gg первого выхода распределителя 12. При этом на втором выходе распределителя 12, а значит и на Е-входе рагистров сдвига, низкий уровень сигрых входах обеих групп 9 и 10 элемен тов ИСКЛЮЧАЮЩЕЕ ИЖ. После чего вторая группа 10 элементов ИСЮШЧАКЩЕЕ ИЛИ изменяет код, присутствуимций на ее входах, на обратный, а первая группа 9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ не изменяет свой входной код на выходе . Далее контроль осуществляется так же, как и при первой половине цикла контроля.

После окончания второй половины цикла контроля сигнал с инверсного выхода последнего разряда двоичного делителя 13 воздействует на регистратор 14 конца контроля, засвечивая индикатор 20 конца контроля. При сня тии проверяемых регистров 17 и 18 сдвига с устройства контроля индикатор 19 ошибки должен засветиться, что подтверждает исправность устройства. В этом случае срабатывает / ошибка, т.е. на входах сумматора 1 одинаковые коды, что противоречит

49997

10

нала, определяющий работу регистров

17и 18 в ре5шме сдвига. После каждого очередного сдвига информации тактовыми импульсами по С-входам п раз производится контроль правильности функционирования регистров 17 и

18сдвига. Контроль в режиме сдвига производится так же, как и контроль при записи параллельных кодов в регистры 17 и 18,

Если какой-нибудь из проверяемых регистров 17 и 18 сдвига или оба неисправны, то при этом нарушается ус- 15 ловие подачи на входы сумматора I про- противоположных кодов одного и того же числа. На выходе переноса старшего разряда сумматора I не появляется положительного перепада напряжения с приходом Iiмпyльca по входу переноса. При этом засвечивается индикатор 19 ошибки в регистраторе 6 ошибки, регистрируя этим наличие неисправности в проверяемых регистрах 17 и 18 сдвига.

После прихода на двоичный делитель 13 числа импульсов, равного а

20

25

N, 2, заканчивается первая половина цикла контроля, после чего переклю- 30 чается триггер последнего разряда двоичного делителя 13 и начинается вторая половина цикла контроля. Переключившийся триггер последнего разряда делителя 13 изменяет на противопоir:i :r oervzrrr o L:::

рых входах обеих групп 9 и 10 элементов ИСКЛЮЧАЮЩЕЕ ИЖ. После чего вторая группа 10 элементов ИСЮШЧАКЩЕЕ . ИЛИ изменяет код, присутствуимций на ее входах, на обратный, а первая группа 9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ не изменяет свой входной код на выходе . Далее контроль осуществляется так же, как и при первой половине цикла контроля.

После окончания второй половины цикла контроля сигнал с инверсного выхода последнего разряда двоичного делителя 13 воздействует на регистратор 14 конца контроля, засвечивая индикатор 20 конца контроля. При снятии проверяемых регистров 17 и 18 сдвига с устройства контроля индикатор 19 ошибки должен засветиться, что подтверждает исправность устройства. В этом случае срабатывает / ошибка, т.е. на входах сумматора 1 одинаковые коды, что противоречит

алгоритму правильного фракционирования .

Таким образом, на кя;кдом такте функционирования устройства производится контроль правильной работы проверяемых регистров 17 и 18 сдвига При этом контролируется работа регистров 17 и 18 сдвига как в режиме сдвига, так и в резкиме записи парал- лельных кодов.

Первый триггер 21 все время находится под сбросом, который снимается только на время прихода .тактового импульса первого выхода распределите ля 12, задержанного на элементе 8 задержки.

При отсутствии неисправностей в проверяемых регистрах 17 и 18 сдвига появляющийся положительный перепад напряжения На выходе су1чматора ,1 по тактовому входу первого триггера .21 регистратора б ошибки взводит его в состояние единицы, при котором на ег инверсном выходе появляется низкий уровень потенциала, который по одному из входов запирает элемент И 22, Тактовый импульс, проходящий через элемент 23 задержки регистратора ошибки (время задержки перекрьшает время переключения первого триггера) не проходит через элемент И 23, второй триггер 24 остается в исходном состоянии и индикатор 19 ошибки не

засвечивается,

Если же в каком-либо из проверяемых регистров 17 и 18 сдвига есть неисправность 5 то при этом нарушается условие подачи на входы сумматора 1 противоположных кодов одного и то- го же числа На выходе переноса сумматора не появляется положительный перепад напряжения, первый триггер 2 регистратора 6 ошибки остается в исходном состоянии, и элемент И 22 остается открытым для читающего тактового импульса, который проходит через открытый элемент И 22 и переводит второй триггер в состояние, при котором засвечивается светодиод 19, регистрируя тем самым наличие неис- правности в проверяемых регистрах 17 и 18,

Регистратор 14 конца контроля состоит из третьего триггера 25, в ин- версном плече которого включен индикатор 20 (Светодиод с огран ичивающим резистором) конца контроля,.

После отработки полного цикла контроля с инверсного выхода последнего разряда двоичного делителя 13 сигнал переводит третий триггер 25 в состояние, при котором засвечивается светодиод 20, свидетельствующий об окончании контроля.

Формула изоб.ретения Устройство для контроля регистров сдвига, содержащее сумматор, первая группа информационньк входов которого- является первой группой информационных входов устройства, регистратор ошибки, первый вход которого соединен с выходом сумматора, а второй вход является входом сброса устройства, отличающееся тем, что, с целью повышения достоверности контроля, устройство содержит элемент задержки, две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, генератор, распределитель, делитель, регистратор конца контроля, первый вход которого соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ -И.ГШ первой группы и с инверсным выходом последнего разряда делителя, прямой выход последнего разряда которого соединен с первыми йходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вторые.входы которых соединены с соответствующими прямыми выходами делителя и являются второй группой информационных входов устройства, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы являются третьей группой информационных входов устройства, а выходы соединены с соответствующими информационными входами второй группы сз мматора, вхо переноса которого соединен с третьим входом регистратора ошибки и выходом элемента задержки, вход которого является тактовым входом устройства и соединен с первым выходом распределителя, второй выход которого является входом выбора режима работы устройства и соединен с тактовым входом делителя, вход сброса которого соединен с вторыми входами регистратора конца контроля и регистратора ошибки, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы являются четвертой группой информационных входов устройства

ig ш««Г/га

Изобретение относится к области автоматики и вычислительной техники и служит для контроля регистров сдвига, в частности для контроля микросхем, содержащих многоразрядные регистры сдвига. Целью изобретения является повышение достоверности контроля. Поставленная цель достигается тем, что устройство содержит две группы 9, 10 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, генератор II, распределит тель 2, делитель 13, регистратор 14 конца контроля с соответствующими связями. Сигнал с выхода последнего разряда делителя 13 определяет режим .работы устройства, в котором регистры проверяются с прямыми или обратными кодами на входах. Использование режима работы с противоположными ко-. дами на входах позволяет обнаруживать разноименные неисправности в одинаковых разрядах. 3 ил. § (Л

Риг.2

Cffpoc

Фиг. 3

Cfpoc

/, Нонец контроля К, ff20