Устройство допускового контроля частоты Советский патент 1989 года по МПК G01R23/15 

1 ел

X 00 00 СП

Изобретение относится к контрольно-измерительной технике и может быть исполь.зовано для допускового контроля частоты в системах автома-. тики и управления. ..

Цель изобретения - повышение быстродействия.

На чертеже приведена структурная схема устройства.

Устройство содержит счетчики I и 2, счетчики-делители 3 и 4, генератор 5 опорной частоты, последовательно соединенные элемент 6 задержки, элемент ИЛИ- 7 и элемент И 8, а также элементы И 9 и 10, запоминающий регистр 11 и дешифратор 12, входы которого подключены к выходам запоминают щего регистра 11, а выходы являются выходами-устройства. Выход генерато- ра 5 опорной частоты объединен со счетными входами счетчиков-делителей 3 и 4, информационные входы котррых являются входами кода допуска и кода номинальной частоты устройства. Выход счетчика-делителя 4 соединен с входом элемента 6 задержки, выход которого через элемент И 9 подключен к вычита ющему входу счетчика 2. Выход счетчика-делителя 3 объединен с втэрым вхо дом элемента ИЛИ 7 и входом элемента И 10, выход которого подключен к суммирующему входу счетчика 2. Вход устройства объединен с входами синхронизации запоминающего регистра 11 и счетников I и 2, информационные входы которых объединены с входов постоянного кода устройства. Выход заема счётчика 1 объединен с первым входом запоминающего регистра 1I и через второй вход элемента И В подключен к вычитающему входу счетчшса 1, а выход заема счетчика 2 объединен с вторым входом запоминающего регистра 11 и вторыми входами элементов И 9 и 10.

Устройство допускового контроля частоты работает следующим образом. На йходы синхронизации счетчиков 1 и 2 поступает исследуемый импульсный сигнал с частотой F. Каждый очередной импульс заносит в -счетчики 1 и 2 постоянный код KO- Р этом на их инверсных выходах заема присутстт вует 1, благодаря чему импульсы с выходов элемента ИЛИ 7, элемента 6 .задержки и счетчика-делителя .3 через элементы И 8-10 проходят на вычитающий вход счетчика 1 и вычитаю

щий и суммирующий входы счетчика 2. Коэффициенты деления счетчиков-делителей 4 и 3 изменяются под воздействием кодов Мр и К р, подаваемых на их иформационные входы. Код номинальной частоты N р п Fg, код допуска п UF, где п - постоянный коэффициент; FIJ --.частота, соответствующая заданной величине; UF - величина допуска. .

Частоты следования выходных импульсов счетчиков-делителей 4 и 3

f.P fott

&F

де fo N

N„,0/

- частота генератора 5 опорной частоты; д - постоянная величина, характеризующай конструктивную особенность счетчиков- делителей 3 и ,4. Значение кода

N f.

п

-о N

max

Благодаря элементу 6 задержки импульсы, поступающие на входы элемента ИЛИ 7 и счетчика 2, не совпадают во времени, поэтому частота импульсов на выходе элемента ШШ 7 .

4Р fo

NFO + N,p N.

1

За время Т между двумя следующими друг за другом входными импульсами устройства на вычитающий вход счетчика 1 поступает импульсов

N

1 - Npa + NAF

50

Аналогично на суммирующий вход счетчика 2 за то же время поступит импульсов

N N.

uF

о F а на вычитающий вход

N , .

т.е. эквивалентное количество импульсов, просчитанное счетчиком.2 за время Т,

N N.

FO - UF

При +uF, т.е. в том случае, когда количество импульсов, поступающих на вычитающий вход счетчика 1 за период входной частоты F меньше значения кода N, занесенного в счетчик 1 , к моменту прихода очередного импульса входной частоты на выходе заема сохраняется 1. Поскольку

номинальными значениями производитс ;в течение одного периода входной ча тоты, что повышает быстродействие g устройства, кроме того, возможность раздельного задания номинального зн чения частоты и величины, допуска ра ширяет функциональные возможности устройства.

10

Формул

изобретени

Устройство допускового контроля частоты, содержащее два вычитающих 15 счетчика, запоминающий регистр, дешифратор, генератор опорной частоты и первый счетчик-делитель, счетный вход которого с выходом ге нератора опорной частоты, а информа

FO - AF, все сказанное относится и к счетчику 2. Поэтому в запоминающий регистр 11 заносятся входными импульсами сигналы, соответствующие 1. Код с выходов запоминающего 20 Дионные входы Авляются входами кода регистра 11 поступает на входы дешифратора 12 двоичного кода в позицион- . ный. В рассмотренном случае двоичному коду 11 соответствует десятичное

число 3, поэтому на выходу дешифратора 12 + iF появляется Г. При FO +UF через Т

25

Г

F +UF

на выходе заема счетчика

1 появляется О, ко торый поступая на вход элемента И 8, препятствует прохождению счетных импульсов на вычита-- ющий вход счетчика 1. Это состояние счетчика 1 сохраняется до прихода на вход устройства очередного импульса, который заносит в счетчик 1 код N. Счетчик 2 сохраняет на выходе заема состояние 1 в течение всего периода входного сигнала. Поэтому в запоминающий регистр 11 заносится двоичный код 01 и на выходе F - iF + AF дешифратора 12 устанавли30

:вается 1. При F FQ -uF, через

1 F + U F выходе заема

время Т

номинальной частоты устройства, о личающееся тем, что, с целью повьш1ения быстродействия, ,в него введены второй счетчик-делитель, последовательно соединенные элемент задержки, элемент ИЛИ и первый элемент И, а также второй и третий элементы И, причем информационные входы второго счетчика-делителя,являются входами кода допуска устройства, счетный вход второго счетчика-делителя подключен к вькоду генератора опорной частоты, а выход соединен с вторым входом элемента ИЛИ и через 2g третий элемент И подключен к суммиру ющему входу второго счетчика, вычита ющий вход которого через второй элемент И подключен к выходу элемента задержки, вход устройства объединен 40 с входами синхронизации запоминающего регистра и первого и второго счет чиков, информационные входы которых объединены с входом постоянного кода устройства, вычитающий вход первого 45 счетчика соединен с выходом первого элемента И, второй вход которого- соединен с выходом заема первого счетчика и входом запоминающего регистра; выход заема второго счетчика объединен с вторыми входами второго и третьего элементов И и вторым входом запоминающего регистра, выходы которого подключены к входам дешифратора, при этом выход первого счетчисчетчика 1 и через Т

FO - uF

на

: выходе заема счетчика 2 появляются О, которые сохраняются до прихода очередного входного импульса, который заносит в запоминающий регистр 11 код 00, в результате на выходе дешифратора 12 - AF появляется 1.

номинальной частоты устройства, о личающееся тем, что, с це лью повьш1ения быстродействия, ,в нег введены второй счетчик-делитель, по следовательно соединенные элемент задержки, элемент ИЛИ и первый элемент И, а также второй и третий эле менты И, причем информационные входы второго счетчика-делителя,являются входами кода допуска устройства, счетный вход второго счетчика-делителя подключен к вькоду генератора опорной частоты, а выход соединен с вторым входом элемента ИЛИ и через 2g третий элемент И подключен к суммиру ющему входу второго счетчика, вычита ющий вход которого через второй элемент И подключен к выходу элемента задержки, вход устройства объединен 40 с входами синхронизации запоминающего регистра и первого и второго счет чиков, информационные входы которых объединены с входом постоянного кода устройства, вычитающий вход первого 45 счетчика соединен с выходом первого элемента И, второй вход которого- сое динен с выходом заема первого счетчи ка и входом запоминающего регистра; выход заема второго счетчика объединен с вторыми входами второго и третьего элементов И и вторым входом запоминающего регистра, выходы которого подключены к входам дешифратора, при этом выход первого счетчи - f у -- f - - - . . V.JJD W1 J .ЧС 1 НИ

В устройстве допускового контроля . ка-делителя соединен с входом элемен- тоты измепение яняирныо ттяг т П ш. л „„„

частоты измерение значения частоты входного сигнала и его сравнение с

та задержки, а выходы дешифратора являются выходами устройства.

е, т14588354

номинальными значениями производится ;в течение одного периода входной частоты, что повышает быстродействие g устройства, кроме того, возможность . раздельного задания номинального значения частоты и величины, допуска расширяет функциональные возможности устройства.

10

Формул

изобретения

Устройство допускового контроля частоты, содержащее два вычитающих счетчика, запоминающий регистр, дешифратор, генератор опорной частоты и первый счетчик-делитель, счетный вход которого с выходом генератора опорной частоты, а информаДионные входы Авляются входами кода

20 Дионные входы Авляются входами кода .

25

30

номинальной частоты устройства, о т- личающееся тем, что, с целью повьш1ения быстродействия, ,в него введены второй счетчик-делитель, последовательно соединенные элемент задержки, элемент ИЛИ и первый элемент И, а также второй и третий элементы И, причем информационные входы второго счетчика-делителя,являются входами кода допуска устройства, счетный вход второго счетчика-делителя подключен к вькоду генератора опорной частоты, а выход соединен с вторым входом элемента ИЛИ и через 2g третий элемент И подключен к суммирующему входу второго счетчика, вычитат ющий вход которого через второй элемент И подключен к выходу элемента задержки, вход устройства объединен 40 с входами синхронизации запоминающего регистра и первого и второго счетчиков, информационные входы которых объединены с входом постоянного кода устройства, вычитающий вход первого 45 счетчика соединен с выходом первого элемента И, второй вход которого- соединен с выходом заема первого счетчика и входом запоминающего регистра; выход заема второго счетчика объединен с вторыми входами второго и третьего элементов И и вторым входом запоминающего регистра, выходы которого подключены к входам дешифратора, при этом выход первого счетчи0

- f у -- f - - - . . V.JJD W1 J .ЧС 1 НИ

ка-делителя соединен с входом элемен- л „„„

ка-делителя соединен с входом элем л „„„

та задержки, а выходы дешифратора являются выходами устройства.

Изобретение относится к области контрольно-измерительной техники и может использоваться для допускового контроля частоты в системах автоматики и управления. Цель изобретения повышение быстродействия. Устройство допускового контроля частоты содержит сердечники I и 2, счетчик-делитель 4, генератор 5 опорной .частоты, запоминающий регистр 11 и дешифратор 12. Введение счетчика-делителя 3, элемента 6 задержки, элемента ИЛИ 7 и элементов И 8-10 позволяет определить значение частоты входного сигнала выше, ниже или внутри поля допуска в течение одного периода входного сигнала, а также независимо задавать номинальное значение частоты и величину поля допуска. 1 ил.