Устройство для сжатия информации Советский патент 1989 года по МПК G08C19/28 

Я 1

4ь

О

14

тель 6, блок 7 сравнения, вычитатель 11, преобразователь 12 кода. В устройстве осуществляется аппроксимация отрезками прямых ломаной линии, которая получается в результате соединения отрезками прямых соседних точек (Y;, t; ) (i 0,1,2,3,...) (Y; -значение i-ro отсчета; t; - соответствующее значение аргумента

t; &t; t,4l - t; 1).

1 1

Аппроксимация реализуется по критерию равномерного приближения с до- грешностью $ . В сумматоре 10 вычисляется значение функции F1 в соответствии выражение F; F, +&F; , где UF; ДУ, t,Vl- у, , где, в свою очередь, и у; Y; - Y,-., , у .,

Y -м - Y0 . Более высокий коэффициент сжатия обеспечивается реализацией следующего критерия выборки существенных отсчетов: очередной существенный отсчет выбирается, если при получении 1-го отсчета нарушается неравенство . t;, где }) F /3 . Устройство имеет высокую помехоустойчивость, так как в основе обработки лежит операция интегра- рирования. 1 з,п. ф-лы, 4 ил.

Изобретение относится к цифровой вычислительной технике и передаче измерительной информации и предназначено для сжатия данных (например, данных аналого - цифрового преобразования сигналов) путем кусочно - линейной аппроксимации исходной функциональной зависимости, которую представляют эти данные. Цель изобретения - повышение информативности устройства. Устройство содержит сумматоры 1,8,9,10, счетчик 2, блок 3 управления, регистры 4,5, умножитель 6, блок 7 сравнения, вычитатель 11, преобразователь 12 кода. В устройстве осуществляется аппроксимация отрезками прямых ломаной линии, которая получается в результате соединения отрезками прямых соседних точек (YI,TI) (I = 0,1,2,3,...).(YI - значение I-го отсчета

TI - соответствующее значение аргумента TI = ΣΔтI

ΔТI = TI+1-TI = 1). Аппроксимация реализуется по критерию равномерного приближения с погрешностью δ. В сумматоре 10 вычисляется значение функции FI в соответствии с выражением FI = FI-1 + ΔFI, где Δ_I=ΔY_I^.T_I-1-Y_I-1, ΔY_I=Y_I-Y_I-1, Y_I-1=Y_I-1-Y₀. Более высокий коэфффициент сжатия обеспечивается реализацией следующего критерия выборки существенных отсчетов: очередной существенной отсчет выбирается, если при получении I-го отсчета нарушается неравенство /FI/≤δ^*.TI , где δ^* = δ/3. Устройство имеет высокую помехоустойчивость, так как в основе обработки лежит операция интегрирования. 1 з.п. ф-лы. 4 ил.

1

Изобретение относится к цифровой вычислительной технике и передаче измерительной информации и предназначено для сжатия данных, например данных аналого-цифрового преобразования сигнала, путем кусочно-линейной аппроксимации исходной функциональной зависимости, которую представляют эти данные.

Цель изобретения - повышение информативности устройства.

На фиг. 1 показана функциональная схема устройства для сжатия информации; на фкг. 2 - схема алгоритма работы блока управления; на фиг.3 функциональная схема блока управления; на фиг. 4 - графическая интерпретация сущности производимых в устройстве вычислений.

Предлагаемое устройство содержит (фиг. 1) сумматор 1, счетчик 2, блок 3 управления, первый регистр 4, второй регистр 5, умножитель 6, блок 7 сравнения, второй сумматор 8, третий сумматор 9, четвертый сумматор 10, вычитатель 11, преобразователь 12 кода.

Блок 3 управления имеет первый 13, второй 14, третий 15 и четвертый 1 6 выходы, первый - четвертый 17-20 входы.

Устройство также содержит шину 21 логической 1.

Блок 3 управления содержит (фиг .3) элементы И-НЕ 22 и 23 , элемент И 24, регистр 25, дешифратор 26, элементы ИЛИ 27 и 28 и инвертор 29.

Устройство осуществляет сжа,тие данных путем аппроксимации отрезками

прямых ломаной линии, которая получается путем соединения отрезками прямых соседних точек Y;, t; s (i 0,1,2,3,...), Y; - это значение

1-го отсчета, tj - соответствующее значение аргумента. Последовательности значений Y;, t; являются данными, которые подвергаются сжатию. Предполагается, что t0 0, а также

что t; 2lKt-, где u t; t 41 -t; 1 . Ui

Аппроксимация осуществляется по критерию равномерного приближения с 5 погрешностью $ . Погрешность обеспечивается при установке на входе устройства S /3 значения 8 S/3.

Чтобы реализовать указанную аппроксимацию в устройстве вычисляется зна- 0 чение функции FJ в соответствии с выражением

F; F;, + &F, ,(1),

где ДГ; « uy; t-, - у;., , (2)

5

где в свою очередь

ДУ; ; - Y,.(,

(3) (4)

v у - Y

У, -1 1-1L0

0 Значения (F; ) совпадают со значениями разности uS (t;) в известном устройстве.

При поступлении каждого 1-го отсчета Y; вычисляется значение функции F; и проверяется выполнение неравенства

/F;/ЈD,, (5)

где DJ Z1S At; t;.

(63

Если неравенство (5) на i-ом шаге не нарушается, то аппроксимируемая ломаная, представленная i звеньями, может быть аппроксимирована с погреш ностью О отрезком прямой линии, ограниченным с одной стороны точкой Y0, t0 , ас другой - точкой Y; , t; . Процесс обработки в этом случае не прерывается о

Если неравенство (5) на i-ом шаге нарушается,то ломаная может и не аппроксимироваться с погрешностью о указанным отрезком прямой. Процесс аппроксимации в этом случае прерыва- ется и устройство аппроксимирует ломаную, представленную (1-1)-ми звеньями, отрезком прямой, ограниченным точками Y0, t0 и Y,,, t,-( . При этом фиксируется очередной существенный отсчет YN Ґ и соответствующее значение аргумента tN t;, . На следующем интервале аппроксимации значение Y, будет представлять Y , a у , , - у

1 1-11ОСумматор 8 (комбинационный) выполняет формирование разности (4).

В счетчике 2 формируется значение аргумента t;,.

Блок 3 управления управляет про- цессами приема данных от источника вычислений и выдачи сжатых данных потребителю. Функционирование блока управления описывает (фиг. 2) блок- схема алгоритма, которая однозначно определяет входные и выходные последовательности управляющих сигналов.

Первый регистр 4 предназначен для хранения значений предыдущего отсчета Y,-M .

Второй регистр 5 предназначен для хранения значения Y0 (или значения предыдущего существенного отсчета).

Умножитель 6 формирует значение произведения Ду;- t,1-., для вычисле- ния выражения (2).

Блок 7 сравнения проверяет выполнение неравенства (5).

Первый сумматор 1 (комбинационный выполняет формирование разности (3).

В третьем (накапливающем) сумматоре 9 вычисляются значения DJ в соответствии с (6).

Четвертый (накапливающий) сумматор 1 0 реализует вычисление значений F- в соответствии с выражением ()

В вычитателе И осуществляется вычисление значений др( в соответствии с выражением (2).

6«

Преобразователь 1 2 кода предназначен для формирования абсолютного зь чения функции F; . В качестве его может быть использован преобразователь прямого кода числа в дополнительный.

Устройство работает следующим образом .

Перед началом рабоп-ьт кт задающем ходе $ /3 устройства задается требу емое значение 5, на входе Y приема текущих отсчетов Yt устчнавли-- вается начальное нулевое значение, в исходное состояние устанавливают - ся счетчик 2, блок 3 управления, первый регистр 4. В результате величины Y0 , Y;M , t , принимают начальные нулевые значения, а бпок 3 управления попадает в состояние А1 (фиг. 2)

(F, 0) и счетчика 2.

в первый регистр 4 записьюае.ся с входа Y; устройства значение геку- шего отсчета Y,, которое после этого становится предыдущим отсчетом Y,t ;

в счетчик 2 добавляется единица и тем самым вычисляв ся соответствующее новому значению Y,, значение

С -

с выхода Запрос устронсгва в источник данных выдается сигнал апро- са очередного отсчета, что вызывает формирование источником дгнных н входе 17 устройства уровы логического О.

Значение ДГ формируется на информационном входе четвертого сумматора 10. Формирование начинается с момента подачи на вход Y; устройства значения текущего отсчета Y«, Вычисление разности (3) первым сумматором 1 производится следующим образом: на второй вход сумматора 1 поступает значение YJ с входа Y; устройства, на первый вход - инвертированный код числа Y;, с инвертирующего выхода первого регистра 4, а на вход переноса - логическая 1, Вычисление разности (4) вторым сумматором 8 выполняется следующим образом: на второй вход сумматора 8 поступает прямой код числа Y}- с прямого выхода первого регистра 4, на первый - инвертированный код числа YQ с выхода второго регистра 5, а на вход переноса - логическая 1. Умножитель 6 вычисляет произведение uy; t, э причем первый сомножитель поступает на умножитель с выхода сумматора 8, а второй - с выхода счет- ч.ика 2. Значение этого произведения поступает на первый вход вычитателя 11 , значение ул, - на второй вход вычитателя 1 1 и таким образом на его выходе формируется значение ДР. .

Команда с выхода 15 блока 3 управления выдается после того, кате значение UF; будет сформировано (условие выполнимо путем подбора тактовой частоты в блоке управления).

6 о После того, как на выходах сумматоров 9 и 10 будут сформированы значения F и D, , блок 7 сравнения осуществляет проверку выполнения условия (5) Если условие выполняется, то на выходе схемы формируется логический О, в противном случае - логическая 1. Блок 3 управления анализирует сигнал, поступающий на его вход 18 с выхода блока 7 сравнения, и в зависимости от его значения принимает решение о

6

том прерывать или продолжать процесс обработки на данном интервале аппроксимации: если будет обнаружена логическая 1, то работа будет продолжена, начиная с пункта 1 , если будет обнаружен логический О, то работа будет продолжена,начиная с- пункта 3 .

Формула изобретения

35 регистра и является выходом Считывание устройства, третий и четвертый выходы блока управления соединены соответственно с первыми входами третьего и четвертого сумматоров и

40 вторыми входами счетчика и третьего и четвертого сумматоров, вторые входы первого регистра и первого сумматора объединены и являются первым информационным входом устройства,

45 второй выход первого регистра соединен с вторыми входами второго регистра и второго сумматора и является информационным выходом устройства, выход счетчика является вто50 рым информационным выходом устройства и соединен с вторым входом умножителя, выход которого соединен с первым входом вычитателя, второй вход которого соединен с выходом второго

55 сумматора, выход вычитателя соединен с третьим входом четвертого сумматора, выход которого через преобразователь кода соединен с вторым входом блока сравнения, выход которого

соединен с вторым входом блока4 управления, третьи входы первого и второго сумматоров подключены к шине логической единицы, т.ретий вход третьего сумматора является задающим входом устройства, третий и четвертый входы блока управления являются соответственно тактовым входом и входом начальной установки устройства.

с

Выдача команды с Выхода Щ

выаача команды с выхода 16

Выдача команды с выхода, 13

С

ра, выходы нулевого и первого разрядов которого соединены соотв§тст- венно с вторыми входами первого и второго элементов И-НЕ и третьим входом второго элемента И-НЕ и являются соответственно вторым и первым выходами блока, выход второго разряда дешифратора соединен с первыми входом второго элемента ИЛИ и входом инвертора, выходы третьего и четвертого разрядов дешифратора соединены соответственно с третьим входом первого элемента И-НЕ и первым входом первого элемента ИЛИ и являются соответственно четвертым и третьим выходами блока, вторые входы второго элемента ИЛИ и элемента И и второй вход первого элемента ИЛИ являются соответственно первым и вторым входами блока, син- хровходы регистра и дешифратора и установочный вход регистра являются соответственно третьим и четвертым входами блока.

начало

;

А1

А2

A3

Ла- конец

Фш.2

}

27

22

28

23

2B

24

19

20

Тактовая частота

Начальная установка

26

О 1 2

3

Ј 11

15

им

16

Фие.З