Устройство для функционального контроля систем управления Советский патент 1989 года по МПК G05B23/02 

f 4

СО

со

11

Устройство относится к автоматике и вычислительной технике и может быть использовано для функциональног контроля систем управления.

Цель изобретения - повышение достоверности контроля.

На фиг. 1 изображена схема подключения устройства; на фиг. 2 - структурная схема устройства.

Схема подключения устройства содержит объект 1 управленияs регулятор 2, устройство 3 для функционального контроля, первый 4 и второй 5 сумматоры, первый 6 и второй 7 блоки индикации.

Структурная схема устройства содержит третий инвертор 8, алгебра- ический сумматор 9, решающий усилитель 10, первьй интегратор 11, первый блок 12 задержки, первый инвертор 13, второй интегратор 14, второй блок 15 задержки, второй инвертор 16 делитель- 17, первьй 18 и второй 19 блоки сравнения.

Устройство работает следующим образом.

Сигнал YT поступает на первый вхо интегратора 11. Получившийся сигнал интегральной суммы с первого выхода блока 11 поступает на блок 12 задержки, который осуществляет сдвиг сигнала на время 4t. Выходной сигнал блока 12 задержки инвертируется блоком 13 и поступает на второй вход ин тегратора 11. Таким образом, на выходе блока 11 образуется сигнал

S YT(t)dt,(1)

который со второго выхода интегратора 11 поступает на делитель 17.

Делитель 17 вычисляет среднее значение регулируемой величины на интер

dt, равное

S YT(t)c/t. i

1 и t

(2)

Сигнал от делителя 17 поступает на первьй вход блока 18 сравнения, на второй вход которого через инвертор 8 поступает сигнал Y3, Блок 18 сравнения формирует сигнал алгебраической суммы, который поступает на индикатор (блок индикации) 6. Таким образом, на индикаторе 6 отображается статическая ошибка управления на интервале иt,

0

5

0 з

0

0

5

Одновременно сигнал YT поступает на первьй вход алгебраического сумматора 9, на второй вход которого через инвертор 8 поступает сигнал Y-,. С выхода сумматора 9 сигнал поступа- ет на решающий усилитель 10, который формирует сигнал абсолютного значения. Выходной сигнал решающего усилителя 10 поступает на первьй вход интегратора 14. Получившийся сигнал интегральной суммы поступает с первого выхода интегратора 14 на вход блока 15 задержки, который осуществляет сдвиг сигнала на время 4t. Выходной сигнал блока 15 задержки через инвертор 16 поступает на второй вход интегратора 14. Таким образом, на выходе интегратора 14 образуется сигнал, равный ;+й

/YT(t) - Yj(t)/Jt . (3) t

Сигнал со второго выхода интегратора 14 поступает на первьй вход блока 19 сравнения, на второй вход которого поступает сигнал со второго выхода инвертора 16. Блок 19 сравнения формирует сигнал алгебраической суммы, который поступает на индикатор (блок индикации) 7. Таким образом, на индикаторе 7 отображается изменение динамической ошибки управления на интервале &t.

Использование предлагаемого устг ройства повышает достоверность функционального контроля систем управления, во-первых, потому, что оператору поступает больше необходимой информации о состоянии системы управления, дающей возможность определять

не только динамическую, но и статическую ошибку, во-вторых, информация представлена в более удобном виде, так как показывает изменение состояния системы управления по сравнению с заданным. Кроме того, в устройстве исключено дифференцирование аддитивных импульсных помех и отсутствует вероятность взаимной компенсации динамической ошибки и дрейфа статических характеристик.

Формула изобретения

Устройство для функционального контроля систем управления, содержащее решающий усилитель, первьй и второй инверторы, первьй и второй интеграторы, подключенные выходами соответственно к входам обратной связи первого и второго интеграторов, подключенных информационными входами к информационному и эталонному входам устройства соответственно, о т- личающееся тем, что, с целью повышения достоверности контроля, в устройство введены третий инвертор, алгебраический сумматор, первый и второй блоки задержки, делитель и первый и второй блоки сравнения, вход третьего инвертора является эталонным входом устройства, выход третьего инвертора соединен с первым входом первого блока сравнения и с входом первого слагаемого первого сумматора, вход второго слагаемого которого является информационным входом устройства, и ныход соединен с входом- решающего усллителя, первый выход первого интегратора через делитель подключен к второму входу первого блока сравнения, второй выход через первый блок задержки - к входу первого инвертора, первый выход второго интегратора соединен с первым входом второго блока сравнения, второй выход через второй блок задержки - с входом второго инвертора, дополнительным выходом подключенного к второму входу второго блока сравнения, выход которого и выход первого блока сравнения являются выходами ошибки и параметра устройства соответственно.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для диагностики состояния систем управления. Цель изобретения - повышение достоверности контроля. Устройство содержит инверторы 8, 13, 16, алгебраический сумматор 9, решающий усилитель 10, интеграторы 11, 14, блоки задержки 12, 15, делитель 17, первый и второй блоки сравнения 18, 19. Увеличение достоверности контроля достигнуто за счет определения динамической и статической ошибок регулирования и за счет повышения помехоустойчивости. Улучшение характеристик устройства достигается введением дополнительных блоков задержки, усреднения и сравнения, а также исключением блока дифференцирования. 2 ил.

Гг-(2

-

Ут

±4

Уз