Устройство декодирования циклических кодов Советский патент 1989 года по МПК H03M13/15 

4 СО О5

Изобретение относится к технике связи и может быть применено в системах передачи дискретной информации при построении дискретного канала. Целью изобретения является расширение функциональных возможностей за счет декодирования кодов переменной длины и различной корректирующей способности. Устройство содержит управляющие входы 1, кодер 2 полинома, перестраиваемый счетчик 3, коммутатор 4, информационный вход 5, вычислитель 6 синдрома, перестраиваемый регистр 7 памяти, генератор 8 тактовых импульсов, элемент ИЛИ-НЕ 9, элемент И 10. 5 ил.

///

г

счетчик 3, коммутатор 4, информационный вход 5, вычислитель 6 синдрома, перес траиваемьй регист р 7

Изобретение относится к технике связи и может быть применено в системах передачи дискретной информации при построении дискретного канала,

Цел1 изобретения состоит в расширении функциональных возможностей за счет декодирования кодов переменной длины и различной корректирующей способности.

На фиг. 1 приведена схема устройства декодирования циклического кода; на фиг. 2 - функциональная схе- ма кодера полинома; на фиг. 3 - функциональная схема перестраиваемого счетчика; на фиг. 4 - функциональная схема вычислителя синдрома; на фиг. 5 - функциональная схема перестраиваемого регистра памяти.

Устройство декодирования циклического кода содержит управляющие входы 1, кодер 2 полинома, перестраива- емый счетчик 3, коммутатор 4, информационный вход 5, вычислитель 6 синдрома, перестрайваемьй 1#егистр 7 памяти, генератор 8-тактовых импул сов, элемент ИЛИ-НЕ 9, элемент И 10 и выходы 11.

Кодер 2 полинома содержит (фиг.2) первый-пятый элементй ИЛИ 12-| -12s.

Функциональная схема перестраиваемого счетчика 3 (фиг.З) содержит зле мент ИЛИ 13, элемент 14 задержки, элементы И 15i -15, элемент ИЛИ 16, счетчик 17 импульсов, формирователь :18 сигнала заднего фронта импульса .

Функциональная схема вычислителя 6 синдрома содержит труппу 19 - 19.t элементов И, группу 20;t - 20 сумматоров по модулю два, группу il -219 триггеров.

Фуйкциональная схема перестраивае ого регистра 7 памяти содержит группу триггеров 22-1 - 22чв, группу элементов ШВ5 23,) -23л,, группу элементов И 24 - .

Устройство работает следзтощим об- разом.

Вначале рассмотрим обобщенный алгоритм. На входе 1i (i I,P) группы управляющих входов подается сигнал

памяти, генератор 8 тактовых импульсов, элемент ИЛН-НЕ 9, элемент И 10.

5 ил.

0

5

0

5

30 5

0

5

Q

5

управления, несущий информацию о номере корректирующего кода, применяемого в данный момент для передачи информации. Кодер 2 полинома в зависимости от управляющего поступившего сигнала вьщает на управляющие входы вычислителя б синдрома сигналы, которые несут информацию об образующем полиноме. Кроме того, сигнал управления от входа 1i поступает на i-вход коммутатора 4, в котором осуществляется коммутация цепи информационного входа 5 на i-й выход коммутатора 4. Таким образом, информация сообщения передается от информационного входа 5 через коммутатор 4 на i-e информационные входы вычислителя 6 синдрома и перестраиваемого регистра 7 памяти. Кроме того, сигнал управления от входа 1 поступает на i-й управляющий вход перестраиваемого счетчика 3, который по переднему фронту этого сигнала обнуляется, а затем отсчитывает такты, задаваемые генератором 8 тактовых импульсов, который выдает импульсы со скважностью, равной двум.

Под воздействием импульсов генератора 8, подаваемых на тактовые входы вычислителя 6 синдрома и перестраиваемого регистра 7 памяти, происходит процесс декодирования информации в вычислителе 6 синдрома и одновременная ее запись в перестраиваемый ре- ристр 7 памяти. На п-м такте (где п-длина кода) перестраиваемый счетчик 3 с второго выхода по заднему фронту вьщает сигнал опроса, который поступает на второй вход элемента И 10 на первый вход которого поступает логическая 1 с выхода элемента ШШ-НЕ 9, если синдром (остаток от деления) равен нулю, или логический О, если синдром не равен нулю. Если информация не содержит ошибок, на выходе элемента И 10 прис утст-т вует 1, которая поступает на второй вход перестраиваемого регистра 7 памяти и разрешает выдачу информации на выходы 11 - 11« устройства. Ес

5

ли же в коде обнаруживается ошибка на второй вход перестраиваемого ре гистра 7 памяти поступает О и информация не вьщается получателю.

На п-м такте генератора 8 по занему фронту сигнала с небольной задержкой во времени с первого выхо перестраиваемого счетчика 3 подает импульс на вход вычислителя 6 синд рома и первый вход регистра 7 памя в который элементы памяти устанавлваются в исходное состояние. Устроство вновь готово к декодированию очередной кодовой комбинации.

В качестве примера подтверждени работоспособности устройства рассморим реализа1шю блоков 2, 3, 6 и 7 и функционирование устройства при передаче информации четырьмя кодам с образующими полиномами g, (х)

х

+х

hX

+ х +1; gj(x)

х н-X +1; gfi(x)

Х 4- х

+

+ х + 1; g,(x) х1 +х + 1;

Представим образующие полиномы в нормализованной форме, цри этом старший член полинома имеет степе -9, а (9-j) младших членов равны нлю: g (х)х х +х + х ; gj,(x)x + X + §,(х)х 1 +

I , -5

J. -L I

х -н

х -f х +

х х -ь

+ ; gy (х) 1 +

X +

+

+ х + х + х + х . На основании значений коэффициентов полиномов в нормализованной форме составим матцу для синтеза кодера 2 полинома, в которой строки соответствуют входам, а столбцы - выходам кодера 2 полинома

g аь 7 t q

а,

1

О

3 О Х4 о

х х,

X,

а, 1 1 О

о

а,

о

П О О

а а

О О О О

1

О 1 О

1 1 о 1

1 о 1 1

о 1

о о

о 1 1 о

Поскольку третий и четвертый столбцы матрицы нулевые, то их можно исключить. Произведем для построения кодера 2 полинома минимизацию

а

1 о о

о

а а, 1

О 1 О

1 О 1

а 1

О

1 1

ag а

0О

11 О 1 О О

где а - сигналы на выходах кодера 2 полинома, которые могут менять свои значения в зависимости от сиг- налов Х . Тогда ау ад х + +Х2; а а 0; х + х,; а,

+

5

xi +. Хо, + а о а x,j + X,,; а,о 1; а, х , + Xj + х.

Следовательно, в кодере 2 полинома (фиг.2) логика соединений соответствует логическим функциям а, а,

5 6 t 8

Соответственно длины кодов п

15 п 14, Пд 11, п, 10, поэтому в перестраиваемом регистре 7 памяти информация подается на вход триггера 22 , на вход записи триггера 22ii, на вход записи регистра 220 и на вход записи триггера 20. В перестраиваемом счетчике 3 соответственно при сигнале на входе 1, должен

0

вьщеляться на 15-м такте импульс с выхода формирователя 18 сигнала, а на первом выходе формируется импульс с задержкой во времени, т.е. элемент И 15 сработает при наборе 1111 в счетчике 17. При сигнале яа входе 1 в счетчике 3 на втором выходе должен вьщеляться импульс на 14-м такте

5 формирователем 18 сигнала, а на первом вькоде появится тот же импульс с задержкой во времени, т.е. элемент 15 И сработает при наборе 1110. При сигнале на входе 1 появится импульс

0 на втором выходе на 11-м такте, т.е. элемент 15 И сработает при наборе 1011 в счетчике 17. При сигнале на входе 1 на втором выходе импульс появится на 10-м такте, т.е. элемент

5 И 15 сработает при наборе 1010 в счетчике 17.

В соответствии с видом полиномов g (х) - gijCx) реализованы связи и в вычислителе 6 синдрома.

0 Пусть на входы 1, - 1 подан уп- равлякнций сигнал 0001, т.е имеется потенциал на входе 1, что говорит , о том, что для передачи используется, код с образующим полиномом ). ;

5 На соответствующих выходах и кодере 2 полинома будут потенциалы, откроется элемент И 24 (фиг.4) будеу подготовлен элемент И 15 счетчика 3. Через коммутатор 4 кодовая последо0 вательность от входа 5 поступит на вход регистра 7 и на вход вычислителя 6 синдрома. Пусть на вход 5 поступает кодовая комбинация вида , 1111111101. За тактов генерато5 ра 8 эта комбинация будет записана в триггеры 22 6 - 22 (5 регистра 7, а в вычислителе 6 синдрома будет осуществлено дел.ение на полином g(x). На 10-м такте на выходе счетчика 3

появится импульс опроса, так как на выходах вычислителя 6 синдрома будут нули, то элемент И 10 будет открыт. Следовательно, на вход регистра 7 памяти поступит сигнал и информация . будет вьздана получателю. Затем с задержкой на время, необходимое для считывания информации с выхода счетчика 3 будет подан сигнал, который сбросит в О триггеры 21 блока 6 и триггеры 22 блока 7.

Пусть на информа191онный вход 5 ;поступила комбинация кода с ошибкой: 1111110101. В вычислителе 6 синдрома эта комбинация будет разделена на полином g4(х). На выходе элемента ИЛИ-НЕ 9 будет логический О и элементы И регистра 7 памяти будут заперты. Информация с вькодов 11 получателю вьщана не будет.

Форму

л а

изобретен яя

Устройство декодирования циклических кодов, содержащее вычислитель синдрома и перестраиваемый регистр памяти, отличающееся тем,что, с целью расширения функциональных возможностей за счет дек:о- дирования кодов переменной длины и различной корректирующей способности, в него введены генератор тактовых

Ь h /J /

импульсов, элемент НЛН- НЕ, элемент И, коммутатор, перестраиваемый счетчик и кодер полинома, входы которого

2 объединены соответственно с управ- i ляющими входами коммутатора ji перестраиваемого счетчика и являются управляющими входами устройства, выходы кодера полинома подключены к

0 первым управляющим входам вычислителя синдрома, выходы которого подключены к входам элемента ИЛИ-НЕ, выход которого соединен с первьм В54о- дом элемента И, выход генератора

5 тактовых импульсов подключен к так- TOBbw входам вычислителя синдрома, перестраиваемого регистра памяти и перестраиваемого счетчика, первый выход которого подключен к второму входу элемента И, выход которого соединен с первым управляющим входом перестраиваемого регистра памяти, второй выход перестраиваемого счетчика подключен к вторым управляющим входам вычислителя синдрома и перестраиваемого регистра памяти, выходы коммутатора подключены к информационным входам вычислителя синдрома и перестраиваемого регистра памяти,

0 выходы которого являются выходами устройства, информационный вход коммутатора является информахщонным входом устройства.

0

5

Фив. 2

ta

О

lOОCD

Фие,5