Аналоговое множительное устройство Советский патент 1989 года по МПК G06G7/16 

;о ОдN9 СЛ

31ч9

Изобретение относится к ; :1ек1ри- ческим вычислительным устрсч1ствам и мпжет быть использонано н аналоговых нычислитсль}1ьгх маьчинах .

Целью изобретения является noBbii ie- ние точности.

На чертеже приведена функциональ- }1ая схема аналогового множительного устройства.

Устройство содержит источник 1 напряжения смещения, с первого по четвертый управляемые полевые транзисторы 2-5, операционныГ усилитель 6, речистор 7 смещения, шину 8 нулевого потенциала, масштабньп резистор 9, вход 10 первого сигнала-сомножителя, дифференциальный каскад 1, перемножающий блок 12, источник 13 опорного напряжения, сумматор 14, вход 15 второго сиг нала-сомиожитоля 15 и выход 16.

Аналоговое множительное устройство работает следующим образом.

На затворы управляемых полевых транзисторов 2-5 через дифференци- альньп каскад 11 подаются линейные комбинации второго сигнала-сомножителя с входа 15 и напряжения смещени от источника 1 напряжения смещения. Напряжение первого сигнала-сомножителя с входа 10 подается на истоки третьего и четвертого управляемых полевых транзисторов 4 и 5, образую1гд1Х совместно с первым и вторым управляемыми полевыми транзисторами 2 и 3 управляемые делители напряжения. Напряжения со стоков первого и второго управляемых полевых транзисторов 2 и 3 подаются на инвертирующий и неинвертирующий входы операционного усилителя 6. Величины этих напряжений зависят как от величины первого сигнала- сомножителя с входа 10, так и от соотношения проводимостей каналов сток - исток упраиляемых полевых транзисторов . Проводимости каналов сток - исток определяются ве:шчинами второг о сигнала-сомножителя с входа 15 и выходного сигнала операционного усилителя 6 .

Напряжение на выходе операционного усилителя 6 при условии одинаковости параметров управляемых полевых транзисторов 2-5 пропорционально произведению первого и второго сит налов сомножителей с входов 10 и 15. Коэффициент пропорциональности зависит от удельной крутизны управляемых по

левых транзисторов, которая изменяется под действием дестабилизирующих (факторов. Следовательно, и результат произведения зависит от стабильности ко-л 4 ициента пропорциональности.

Перемножающий блок 12 осуществляет пропорциональное перемножение сигнала с выхода 16 и отрицательного значения сигнала с выхода источника 13 опорного напряжения с некоторьтм коэффициентом. Управляемые полевые транзисторы 2-5, операционный усилитель 6 и дифференциальный каскад I1 образуют перемножающий узел.

Сумматор 14 осуществляет суммирование сигналов, поступающих на его входы. В результате на выходе 16 формируется сигнал, который с учетом подбора одинаковости параметров перемножающего узла и перемножающего блока 12 можно записать в виде

1 ..

V

еых

V

(1 +

on

-))

0

5

0

5

0

5

где V - сигнал источника 13 опорноГ о напряжения;

и - относительная погрешность коэффициента передачи перемножающего блока 12 (перемножающего узла);

П, и - напряжения первого и второго сигналов-сомножителей с , входов 10 и 15;

К - коэффициент передачи перемножающего блока 12 (перемножающего узла),

Нз выражения (1) следует, что относительная погрешность перемножения уменьшена в раз, что повышает точность устройства.

Формула изобретения

Аналоговое множительное устройство, содержащее первый, второй, третий и четвертый элементы с управляемой проводимостью, каждый из крторых выполнен на полевом транзисторе, операционный усилитель, между инвертирующим входом и выходом которого включен масштабный резистор, неинвертирующий вход операционного усилителя через резистор смещения соединен с шиной нулевого потенциала, истоки первого и второго полевых транзисторов подключены к шине нулевого потенциала, истоки третьего и четвертого полевых транзисторов соединены между

собой и являются входом первого сигнала-сомножителя устройства, стоки первого и третьего полевых транзисторов подключены к инвертируещему входу операционного усилителя, к неинверти- рующему входу которого подключены с токи второго и четвёртого полевых транзисторов, дифференциальный каскад, первьп выход которого соединен с затворами первого и четвертого полевых транзисторов, второй выход дифференциального каскада соединен с затворами второго и третьего полевых транзисторов, первый сигнальный вход дифференциального каскада является входом второго сигнала-сомножителя устройства, источник напряжения смещения, отличающееся тем, что, с целью повышения точности, в

него введены перемножающий Сло . 1:ум- матор и источник опорного иапр,-:ч1-яи : причем выход источника опорного напряжения подключен к первому входу перемножающего блока, к Bropot-iy входу которого подключен выход сумматора, выход источника напряжения смещения соединен с входом управления крутизной дифференциального каскада и входом управления коэффициентом преобразования перемножающего блока, выход которого подключен к первому входу сумматора, выход операционного усилителя соединен с, вторым входом сумматора, выход которого является выходом устройства, второй сигнальный вход дифференциального каскада подключен к шине нулевого потенциала.

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналооговых вычислительных машинах. Целью изобретения является повышение точности. Аналоговое множительное устройство содержит источник напряжения смещения 1, с первого по четвертый управляемые полевые транзисторы 2...5, операционный усилитель 6, резистор смещения 7, шину 8 нулевого потенциала, масштабный резистор 9, вход 10 первого сигнала-сомножителя, дифференциальный каскад 11, перемножающий блок 12, источник опорного напряжения 13, сумматор 14, вход 15 второго сигнала- сомножителя, выход 16. Работа устройства основана на передаче управляемыми полевыми транзисторами 2...5 первого сигнала-сомножителя, причем проводимость каналов сток-исток регулируется вторым сигналом-сомножителем. Частичная компенсация ошибки перемножения осуществляется суммированием с сигналом перемножающего блока 12. 1 ил.