Устройство для приема многопозиционных дискретных частотно-фазоманипулированных сигналов Советский патент 1989 года по МПК H04L27/28 

5

сл

о

со

hSj

3ГЗ

Иж бретение относится к рлдиоспя- зи, н чпстпости к ycTpoi icTnaM дли обработки пссвдослучл1 1ных дискретных частотпо-фл зоман1 пулирон. сигналов (ДЧда1С).

Цель итобретения - повышение помехоустойчивости за счет уве.чичемия ансамбля многопозицнонных ст налов .

На фиг. 1 изображена струк туриая электрическая схема предложенЕгого устройства; ia фиг. 2 - схема решающего блока устройства.

Устройство содержит блок 1 свертки, полосовые фильтры 2, блок 3 опор ных сигналов, решающий блок 4, регистры 5 сдвига, блок 6 памяти, элементы 7 равнозначности, сумматор 8, регистр 9 памяти, компаратор 10, буферный регистр 11, счетчик 12, гене- ратор 13 тактовых импульсов, регистр 14 информации, делитель 15, де11П1ф1)а- тор 16.

Устройство работает следуюцим образом.

Принимаемый ДЧФМС поступает на первы11 вход блока 1 свертки, где рсуществляется свертка фазоманипули- рованного (ФМ) по закону псевдослучайной последовательности (ПСП) эле- мента МЧС. В зависимости от номера частотной позиции i элемента МЧС (iе 1, ..., п) отклик блока 1 будет появляться на выходе фильтра 2, настроенного на эту частоту. Блок 1 свертки может быть выполнен з виде перемно: к11 геля, тогда на его второй вход поступает опорный видеосигнал, соответс-.твующий принимаемому коду ФМ ПСП. Все элементы каждого из MHOгопозиц1:онных МЧС проманипулированы 1 одной и той же ПСП. При этом в процессе ci HxpOHHoro перемножения входного фазоманипулированного и опорного зидеооигналов фазовая манипуляция снимаете ; и на выходе перемножителя имеют Nii :то отрезки г армопических колебаний с частотой, равной частоте ;1рини(аемого в данный момент элемента НЧС. В этом случае фильтры 2 согласованы с радиоимпульсами, поступаю11П1ми на их входы. Клок 1 может быть также выполнен в виде кон- вольвера. При этом частота опорного сигнала, который поступает на яторой вход блока 1 с выхода блока 3, )ыби- рается таким образом, чтобы в зависимости от частоты принимаемого -чле- мента МЧС частота колебашгГ и,- i,

Q

5 0

5

0 с Q г

0

5

др- коивольвера совпадала с центральной чаг.тото) соответствующего фильтра 2. Тогда фильтры выполняются так, чтобы их амплитудно-частотная характеристика была согласована с формой и длительностью отклика конвольвера. Решающий блок 4 по номеру одного из своих входов, на который поступает максимальный сигнал, определяет номер принимаемого элемента МЧС и производит кодирование таким образом, что номер принятого элемента МЧС преобразуется в двоичный код, который на выходах решающего блока 4 представляется в параллельном коде. Последовательность таких двоичных кодовых комбинаций, соответствующих номерам принимаемых элементов МЧС. отражает структуру принимаемого сигнала. По сигналам, nocTynam iM на тактовые входы регистров 5. двоичный код, отображающий структуру МЧС, записывается и продвигается по j разрядов регистров 5. Дпя кода с основанием 2, как, например, в прототипе, или аналогичных дискретных согласовавших фильтргах, для запоминания структуры сигнала и последовательного О11новления кода путем его сдвига необходим один регистр 5. -В предлагаемом устройстве аналогичные функ- пии выполняют К регистров , сдви,а 5, где п одновременно является числом частотных позиций сигнала и основанием кода сигнала. Количество разрядов в каждом из регистров 5 одинаково и определяется числом временЦых позиций миогочастотно- го многопозиционного сигнала. Совокупность символов, записанных п J-M разряде всех регистров 5, определяет помер конкретного частотного элемента МЧС, стоящего на одной из временных позиций. При этом с.трук- тура принятого МЧС определяется всей совокупностью состояний разрядов всех К регистров 5. Сравнение кодовых комбгшаций, записанных в регистрах 5 и хранящихся в блоке 6 памяти, осуществляется при помощи элементов 7 равнозначности. Ка;вдый элемент 7 равнозначности состоит из К элементар- нь;х элементов равнозначности и схемы И. Первые входы элементарных эле- Me. равноз{1ачности подключены к разряду соответствующего регистра 5, вторые входы этих элементарных элементов равнозначности соединены

5

с С11(1ТП1 тс гнун)1иимн выхс1Л,лми блока 6 памяти. Выходы элементарных элементов рлвнозначности подключены к входам тлемента И, выход, которого является выходом элемента / равночнач- ности. На выходе элементарного элемента равнозначности имеет место 1 если на его оба входа поступают одинаковые двоичные символы. Егди же на один из входов поступает 1, а на другой О, то на выходе элементарного элемента равноз гачности имеет место О. На выходе элемента И, т.е. на выходе элемента 7 равнозначности, I находится только в том случае, если происходит совпадение по всех элементарных элементах равнозначности, т.е.,если двоичные символы, записанные в j-м разряде всех регистров 5 совпадут с соответствую- ищми символами, хранящимися в блоке 6 памяти. Таким образом, каждый элемент 7 равнозначности позволяет определить соответствие номера нриня- того элемента МЧС номеру, хранящемуся в блоке 6 и представленному в двоичном коде. Вся совокупность элементов 7 равнозначности позволяет определить степень соответствия структуры принятого сигнала одной из структур используемых мпогопозицион- ных сигналов. В определенный момент времени происходит совпадение кодов, записанных в регистрах 5 и на выходах блока 6. В этом случае 1, отражающая сорпадение кодов, с выходов элементов 7 равнозначности поступает на входы цифрового сумматора 8. Количество логических единиц, поступакг цих на вход цифрового сумматора 8, определяет число совпадений в элементах 7 равнозначности. Цифровой сигнал на выходе цифрового сумматора 8 отображает в двоичном коде число совпадений между кодами, считываемы- NW из блока 6 с кодом, находящимся в дпиный момент времени в регистрах 5.

В начале цикла обработки ячейки регистра 9 памяти находятся в нулевом состоянии, а запись информации в него происходит по сигналу с выхода компаратора 10, который появляется только в случае, когда поступающий код с выхода ц 1фрового сумматора 8 отображает бот.шее число, чем код, xpanHiiHificH п регистре 9 памяти. Этот же сигна.ч с ,а компаратора

01301

10 подается на вход разрешения заии- си буферного регистра 11 для записи информационног о кода. Счетчиком 12

формируются разряды информа:1ионного 5

кода, которые являются также управляюпд- ми сигналами блока 6. После окончания F-I- М-N тактов, где F

частота генератора 13, N - количество

10 време}1НЬ х позиций МЧС (количество

разрядов регистров памяти), М - количество многопозиционных сигналов, в буферном регистре 11 записывается кодовая комбинация из К

15 ;1воичных информационных символов, соответствующая максимуму взаимной корреляционной функции принятого ДЧФМС и одного из опорных кодов. Эта кодовая комбинация считывается в ре20 гистре 14 сигналом, поступающим с делителя 15. который также устанавливает в нулевое состояние регистр 9. В течение следующего цикла работы устройства информация с выхода ре25 гистра 14 поступает к потребителю. При обработке М сигналов счетчик 12 считает до) М. К моменту сравнения всех М опорных сигналов с кодом, записанных в регистрах 5, происходит

30 свертка принимаемого и опорного ФМ псевдослучайных сигналов в блоке 1 и принимается рещение решающим блоком 4. По сигналу, поступившему с де1Ш1фратора 16, который является также управляющим для регистров 5, записывается решение решающего блока 4 в первые разряды регистров 5. В регистрах 5 осуществляется постоянный сдвиг номера частотной позиции

д сигнала. Например, состояние регистров 5 можно определить как числовую последовательность: 6, 1, 12, 15, 3, ... ОпорньпЧ код, считываемый из блока 6. отражает аналогичную числовую

g последовательность. При совпадении числовых последовательностей на входы сумматора 8 поступают с выходов элементов 7 равнозначности сигналы 1. В сумматоре 8 в совокупности

gQ с компаратором 10 и регистром 9 производится оптимальное определение максимального результата сравнения принятого и опорных кодов. Предложенное устройство позволяет осуществить

eg частичную когерентнуто свертку ОТФМС, так как элементы ФМ ПСП обрабатываются в блоке свертки когерентно, а час- тотНо-временная матрица - некогерентно в цифровой части устройства.

35

Обычно ДЧФМС формирует на передающей стороне от одного опорного генератора. Поэтому н на приемной стороне генератор 13 тактовых импульсов рабо- тает синхронно с блоком 3 опорного сигнала.

Решающий блок может быть выполнен по схеме, представленной на фиг. 2. Усилители 17 выполняют функцию да- тектирования и объединения двух сигналов и могут быть выполнены на микросхемах 140УД7 или заменены двумя диодами, катоды которых объединены и подключены к входам компаратора. Ком- параторы 18 могут выполняться на микросхемах типа 521СА1, на выходе которых при величине сигнала на входе А большем, чем на входе В, имеет место 1. Согласно представленной схе- ме, если уровень сигнала на первом входе больше, чем на остальных входах, на выходе решающего блока имеем код 00, соответствующий номеру частотной позиции сигнала. Схему решаю- щего блока можно развивать и на большее число частотных каналов, чем 4.

Формула изобретения

Устройство для приема многопозиционных дискретных частотио-фазома- нипулированных сигналов, содержащее регистр сдвига, выходы которого соединены с первыми входами элементов равнозначности, выходы которого соединены с ссответствуюнщми входами сумматора, выходы которого соединены с одной группой входов KOMnapaiopa и регистра памяти, выходы которого

5 0 5

0

5

соединены с другой группой входов компаратора, выход которого соединен с управляющими входами регистра памяти и буферного регистра, выходы которого соединены с входами регистра информации, соответствующие входы которого соединены с выходом делителя и первым выходом генератора тактовых импульсов, второй выход которого соединен с входом счетчика, выход делителя соединен с соответствующим входом регистра памяти, о т л и - . чающееся тем, что, с целью повышения помехоустойчивости за счет увеличения ансамбля многопозиционных сигналов, введены блок свертки, блок .опорных сигналов, п фильтров, решающий блок, К-1 регистров сдвига (К log;.n), деимфратор и блок памяти, причем первый вход блока свертки является входом устройства, а выход через соответствующие фильтры соединен с входами решающего блока, вьссоды которого соединены с первыми входами всех регистров сдвига, вторые входы которых, управляющий вход решающего блока и вход делителя соединены с выходом дешифратора, входы которого, входы блока памяти и буферного регистра соединены с выходами счетчика, выходы блока памяти соединены с вторыми входами элементов равнозначности, В1 1ходы К-1 регистров соединены с первыми входами элементов равнозначности, первый и второй выходы блока опорных сигналов соединены соответственно с вторым входом блока свертки и входом генератора тактовых импульсов.

фи.2

Изобретение относится к радиосвязи. Цель изобретения - повышение помехоустойчивости. Устройство содержит блок свертки 1, полосовые фильтры 2, блок опорных сигналов 3, решающий блок 4, регистры 5 сдвига, блок памяти 6, эл-ты равнозначности 7, сумматор 8, регистр 9 памяти, компаратор 10, буферный регистр 11, счетчик 12, г-р 13 тактовых импульсов, регистр 14 информации, делитель 15, дешифратор 16. Устройство позволяет осуществлять частичную когерентную свертку дискретных частотно-фазоманипулированных сигналов, т.к. эл-ты фазоманипулированной псевдослучайной последовательности обрабатываются в блоке свертки 1 когерентно, а частотно-временная матрица - некогерентно в цифровой части устр-ва. Цель достигается за счет увеличения ансамбля многопозиционных сигналов. 2 ил.