Устройство фиксации временных положений сигналов с флуктуирующими параметрами Советский патент 1989 года по МПК H03K5/153 

tti

ГЛ Lj-i

Изобретение относится к информационно-измерительной технике и может быть использовано в импульсной и вычислительной технике. Целью изобретения является упрощение устройства и повышение точности фиксации временного положения флуктуирующих по амплитуде импульсов. Устройство содержит резистивный делитель 1, группу компараторов 2, элементы 3 задержки, элементы И 4, выходной элемент ИЛИ-НЕ 5,инвертор 6, шину 7 эталонного напряжения и входную шину 8. Выходы компараторов 2 включены во взаимоисключающем режиме по ходу нарастания фронта входного сигнала, что обеспечивает привязку к переднему фронту входного импульса и увеличение динамического диапазона метода быстромедленных совпадений. 1 ил.

, 31508

Изобретение относится к информационно-измерительной технике и может быть использовано в экспериментальной физике для фиксации временного положения электрических сигналов с флуктуирующими параметрами.

Целью изобретения является упрощение устройства и повышение точности фиксации временного положения флук- туирующих по а:мплитуде иг-шульсов.

На чертеже изображена схема устройства.

Устройство содержит резистивный делитель 1 напряжения, п компарато- ров 2, п элементов 3 задержки, п-1 элементов Н 4, элемент ШШ-НЕ 5, инвертор 6, шину 7 эталонного напряжения, шину 8 подачи сигнала. Выход элемента 1ШН-НЕ 5 является выходом уст- ройства, причем входная шина 8 соединена с первыми входами п компараторов 2, резистивный делитель 1 соединен с вторыми входами п компараторов 2, выходы п-1 элементов И 4 соеди нены с входами элемента Ш1И-НЕ 5, а прямые выходы всех компаратороб 2,

кроме самого старшего по разряду, через элемент 3 задержки соединены с вторым входом элементов И 4, первые . входы которых соединены с инверсными выходами более старшего по разряду компаратора, а прямой вход самого старшего по разряду компаратора через последовательно соединенные элемент 3 задержки и инвертор 6 соединен с соответствующим входом элемента ИЛИ-НЕ 5.

Устройство работает следуювщм образом. . .

Сигнал поступает по шине 8 на пря- мые входы KONmapaTOpoB 2, которые сравнивают его с эта.лонными напряжениями, поступающими с соответствующих выходов резистивного делителя. При увеличении амплитуды сигнала, т.е. при последовательном срабатывании компараторов 2 в сторону старшего разряда, логическая единица, которая появляется на прямом выходе сработавшего компаратора 2, задерживается элементом 3 на время которое пропорционально шагу квантования для прохождения фронта импульса до следующего по величине уровня квантования и включению еоответствующего ком- паратора, старшего по разряду. В том случае, если сработал следующий по разряду компаратор 2 в течение времени , то логический нуль с его инверсного выхода запирает прохождение логической единицы с прямого выхода предыдущего сработавшего компаратора 2 через элемент И и на выходе ИЛИ-НЕ 5 уровень останется неизменным. Если за время с зад на первый вход элемента И 4, второй вход которого подключен через элемент 3 задержки к прямому выходу сработавшего компаратора 2 не поступил логический нуль, т.е. не сработал следующий по разряду компаратор 2, то на выходе устройства вырабатывается импульс, рав-ный по длительности превышения входным сигналом соответствующего порогового напряжения. При другой амплитуде входного импульса срабатывает другой компаратор 2, уровень включения которого соответствует данной амплитуде импульса, флуктуации получаются в узком интервале, равные по величине шагу квантования, и привязка к переднему фронту импульса всегда лолуча- ется в узкой области его вершины, по всему диапазону изменения амплитуды импульса. При соответствующем выборе количества компараторов и шага квантования, соответствующем необходимому диапазону изменения амплитуды фронт выходного импульса от устройства фиксирован и не зависит от амплитудных флуктуации входного импульса.

i.

Формула изобретения

Устройство фиксации временных положений сигналов с флуктуирующими параметрами, содержащее входную шину, соединенную с первыми входами п компараторов, резистивный делитель, соединенный с вторьми входами п компараторов, п-1 элементов И, выходы которых соединены с соответствующими входами элемента ИЛИ-НЕ, п элементов задержки, выходы которых, кроме первого, соединены с первыми входами соответствующих элементов И, о т л и- чающееся тем, что, с целью упрощения и повышения точности фиксации путем привязки к переднему фронту флуктуирующих по амплитуде импульсов, в него введен инвертор, а прямые выходь всех .компараторов, кроме самого старшего по разряду, соединены с входами элементов задержки, вторые входы элементов И соединены с инверсными выходами более старшего по раз51508341

ряду компаратора, прямой выход само- мент задержки и инвертор со единен с го старшего по разряду компаратора соответствукяцим входом злемента через последовательно соединенные эле - ШШ-НЕ.

Ч