Устройство контроля отношения сигнал-помеха Советский патент 1989 года по МПК G01R29/26 

31509761

изменения отношения сигнал - помеха за счет двухкратного добавления к этой смеси помех известного уровня, а после демодуляции определяют при- ращения ошибок, возникающие при соответствующих изменениях отношения сигнал - помеха и вычисляют исходное отношение сигнал - помеха. Управление устройством осуществляется блоком 5 управлений. 6 з.п. ф-лы, 8 ил.

Изобретение может быть использовано в радиолиниях при приеме дискретных сигналов. Цель изобретения - повышение точности достигается за счет моделирования канала связи и введении характеризующих его помех в канал связи при контроле отношения сигнал-шум. В устройстве с помощью последовательно соединенных приемника, блока 3 измерения уровня сигнала, блока 4 генераторов помех, блока 2 демодуляторов, блока 6 обработки сигналов ошибки, блока 7 функционального преобразования, к третьему входу которого подключен блок 8 опорного напряжения, аналогового вычислительного блока 9 и блока 10 вычитания, принятый сигнал в смеси с помехой после преобразования по частоте и демодуляции обрабатывают путем осуществления оценки уровня принимаемой смеси, изменения отношения сигнал-помеха за счет двухкратного добавления к этой смеси помех известного уровня, а после демодуляции определяют приращения ошибок, возникающие при соответствующих изменениях отношения сигнал-помеха и вычисляют исходное отношение сигнал-помеха. Управление устройством осуществляется блоком 5 управлений. 1 с., 6 з.п. ф-лы, 8 ил.

Изобретение относится к области радиоизмерений и может быть использовано в радиолиниях при приеме дискрет ных сигналов.

Цель изобретения - повышение точности контроля путем моделирования канала связи и введения характеризующих его помех в канал связи при конт- роле отношения сигнал - шум.

На фиг.1 представлена блок-схема устройства; на фиг.2 - структурные схемы блока измерения уровня сигнала и блока генераторов помех; на фиг.З- структурная схема блока обработки сигналов ошибки; на фиг.4 - структурная схема блока управления; на фиг.5 - структурная схема блока функционального преобразования; на фиг.6 - струк турная схема блока опорных напряже- НИИ; на фиг.7 - структурная схема вычислительного блока; на фиг.8 - диаграммы, поясняющие работу устройства

Устройство содержит приемник 1, блок 2 демодуляторов, блок 3 измерения уровня сигнала, блок 4 генераторов помех, а также последовательно соединенные блок 5 управления, блок 6 обработки сигналов ошибки, блок 7 функционального преобразования, к третьему входу которого подключен блок 8 опорного напряжения, аналоговый вычислительный блок 9 и блок 10 сравнения, при этом выход приемника 1 через последовательно соединенные блок 3 измерения уровня сигнала, бло 4 генераторов помех и блок 2 демодуляторов подключен к соответствующим входам блока О обработки сигналов ошибки.

Блок 3 измерения уровня сигнала содержит детектор 11, к выходу которого подключен аттенюатор 12.

Блок 4 генераг&ров помех содержит последовательно соединенные первый генератор 13 помехи и первый суммато 14, а также второй . генератор 15 помехи и второй сумматор 16.

Блок 6 обработки сигнала ошибки содержит последовательно соединенные первые сумматор 17 по модулю два, электронный ключ 18, интегратор 19, ороговый блок 20, накопитель 21 и ифроанапоговый преобразователь 22, а также последовательно соединенные вторые сумматор 23 по модулю два, электронный ключ 24, интегратор 25, пороговый блок 26, накопитель 27 и цифроаналоговый преобразователь 28.

Блок 5 управления содержит nocyie- овательно соединенные тактовый генератор 29, первый элемент И 30, счет-- чик 31, ждущий мультивибратор 32 и элемент НЕ 33, при этом выход ждущего мультивибратора 32 . подключен к вхоу второго элемента И 34, к второму входу которого подключен генератор 35 считывания.

Блок 7 функционального преобразования содержит последовательно соединенные первые аналоговый сумматор 35, функциональный усилитель 36 и блок 37 вычитания, а также последовательно соединенные вторые аналоговый сумматор 38, функциональный усилитель 39 и блок 40 вычитания, при этом к вторым входам первого 37 и второго 4.0 блоков вычитания подключен выход третьего функционального усилителя 41.

Блок 8 опорного напряжения содержит последовательно соединенные генератор 42 пилообразного напряжения, первый электронный ключ 43 и второй электронный ключ 44, параллельно которому подключен конденсатор 45 памяти.

Аналоговый вычислительный блок 9 содержит последовательно соединенные первый умножитель на два 46, первый блок 47 вычитания, первый аналоговый делитель 48, первый аналоговый умно-, житель 49 и второй блок 50 вычитания, к второму входу первого аналогового делителя 48 подключены последователь-

но соединенные третий блок 51 вычитания и второй умножитель 52 на два, к второму входу второго блока 50 вычитания подключен выход четвертого блока 53 вычитания, к входам которог подключены соответственно второй 54 и третий 55 аналоговые делители.

Работа устройства основана на наличии нелинейной зависимости между вероятностью ошибки и отношением сигнал - помеха h Р, /Р при приеме

дискретного сигнала.

Так, при нормальном распределении отношения мощностей сигнала и помехи в канале связи h -2 .In(2) для сигналов частотной телеграфии (ЧТ) и h -1п(2Р ) для сигналов ОФТ; для радиоканала с замираниями при релеев ском распределении амплитуд

h г;- - 2 для сигналов ЧТ.

от

При измерении исходное отношение сигнал - помеха h и вероятность ошибки в канале Р неизвестны. Создадим модель канала связи, в которой принимаемая смесь сигнала и помехи

PC - РП

дополняется искусственной Р

помехой с мощностью г , которая имеет те же статистические характери тики, что и помеха в канале связи. Статистические характеристики помехи определяются до начала передачи и считаются неизменяющимися в течение времени передачи. Эти характеристики сохраняются практически неизменными длительное время (десятки минут и выше) относительно передачи коротких сообщений, например в сетях передачи данных. В результате отношения сигнал помеха на вьрсоде смоделированных каналов связи будут равны:

PC

h р; +-р

г . PC hz (1)

П

+-2Р

и вероятности ошибки при приеме сигнала

р, РО + &Р,;

Р, РО + йРг .

(2)

|ЛР, P, - P, f(h, ) - f(ho) f(h ) - f.(h) liP P - P f(h) - f(h|) f(h5 + iht) - f(tio).

где величина h выражается согласно (9) через Ahf и h.

Так, например, при нормальном распределении вероятностей мощностей

Дополнительные ошибки, вносимые моделью канала, вьщеляются при поэлементном сложении по модулю два демо- дулированного сигнала (фиг.8 диаграмма 1) и демодулированных сигналов с дополнительной помехой (фиг.8 диаграммы 2 и 3).

Отношение числа дополнительных ошибок (п и п) к общему числу посылок за время цикла измерения (N) при достаточно большом N равно дополнительным значениям вероятности ошибки

UP.

2i .

N

др 2i

ut-i N

(3)

Таким образом, изменение вероятностей ошибки в модели канала связи может быть измерено.

Изменение отношения сигнал - помеха

« РП - 2р;

Откуда

2Pn+Pin

Рп+2Рп

. 1, -

о , - ---f Гцf Гп

bh

г

2 (bhi - uh) „Jt - ,ьд

п

п

(6) (7)

зо д

45

0

Отношение сигнал помеха в канале связи

и: f- -. . (8)

tnin

Подставив (7) в (8),получаем

ь« - . -2Дп1 :; ДЬ , ,

0 РГ 2Г&11,

Таким образом, измерив изменение отношения сигнал - помеха при добавлении дополнительной помехи, можно однозначно определить отношение сигнал- помеха в канале связи.

Изменение отношения сигнал - помеха можно определить по изменению вероятности, ошибки в модели канала

(10)

55

сигнала и помехи в канале связи, когда Р„ f(h ) (- ,,-) получа-

ем

j- exp(- ---5)2 5

с ho + uhlч 1 i hl

2 xPV--5 )2 2

Таким образом, имеем систему из двух уравнений, в которьк величины &Р, и &Рг измеряются, а значения ДЬ и uh являются неизвестными, т.е. возможно однозначное решение системы уравнений относительно ДЬ, uhj, вычисление по этим значениям

fuh ht - h С(РО + ЛР, ) - bhl hl-hl cfCP, +ЛР) при этом принимаем, что вероятность искажения одной и той же посыпки в канале связи и в модели канала равна нулю, поскольку требования к ве- роятности ошибки в канале достаточно

&h - (Po + АР, ) + 21n(2P, ) uh - (Р„ + ДРг ) + 21n(P, ) .

В устройстве решение данной систе мы уравнений осуществляется аналоговым вычислительным блоком 9 на основе измеренных з;начений Д Р, и & Р , из ко- торых формируются значения величин uh иДЬ с помощью подставляемого блоком 8 опорного напр-яжения значения PQ и согласно формулы (9) производится вычисление величины h, которая сравнивается с величиной полученной из опорного значения. РО f (h). Равенство этих величин эквивалентно одновременному обращению обоих уравнений системы в тождества, . реше- нию системы. Значение опорного напря- . жения в этот момент определяет вероятность ошибки в канале связи.

Вводимые блоки имеют следующее назначение, ,

Блок 3 измерения уровня сигнала (фиг,2) предназначен для формирования напряжения, пропорционального действующему значению величины смеси сигнала и помехи, принимаемой прием-

НИКОМ Р.. + РП.

- . I 11.

Блок А генераторов помех (фиг.2). предназначен дпя формирования помех, имеющих статистические характеристики

1509761

и вероятности ошибки Pj, fCh) в канале связи.

Так как зависимость Р f (h ) однозначна, то существует и обратная зависимость h tf(P) и можно записать

LP(PO) Ч (РО).

(11)

и получаем

велики и вероятность двухкратного искажения посылки достаточно мала. Так, для приводимого примера h -2ln(2P),

(12)

помех конкретного канала связи и величину, определяемую значением измеренного уровня сигнала Р /Р const .а также дпя сложения вырабатываемых помех с принимаемым сигналом в сумма™ торах, образующих модель канала свя- зи.

Блок 5 управления (фиг.4) предназначен для формирования сигналов, управляющих работой устройства. С пог мощью тактового генератора 29, синхронизируемого принимаемым сигналом, формируется последовательность импульсов (фиг.8 диаграмма 6), число которых подсчитывается счетчиком 31 (фиг.8 диаграмма 7), объем.которого определяет число посылок в цикле измерения (объем выборки). По заполнении счетчика 31 на его выходе формируется одиночный импульс (фи г.8 диаграмма 8), которым запускается ждущий мультивибратор 32, формирующий управляющий импульс (фиг.8 диаграмма 9), который используется для приведения в исходное состояние и запуска отдельных блоков устройства в новом цикле измерения, а также разрешает выдачу на выход блока импульсов

9150

считывания (фиг.8 диаграмма 0) на время действия управляющего импульса

Блок б обработки сигналов ошибки (фиг.З) предназначен для вьщеления искаженных посылок, возникающих в модели канала связи путем сложения по модулю два демодулированного сигнала, принимаемого приемником (фиг.8 диаграмма 1),и демодулированных сиг- налов, полученных в модели канала связи (фиг.8 диаграммы 2 и 3), формирования импульсов, соответствующих искаженным посьшкам (фиг.8 диаграммы 4 и 5) и записи этих импульсов в нако пители 21 и 27.

Для исключения коротких импульсов возникающих при краевых искажениях посьшок и не являющихся ошибками, применены интеграторы 19 и 25 и пороговые блоки 20 и 26. Импульсы, записанные в накопители 21 и 27, считываются в цифроаналоговые преобразователи 22 и 28 (фиг.8 диаграммы II и 12) импульсами считывания из блока 5 управления по окончании цикла счета (фиг.8 диаграмма 10).

На выходах преобразователей 22 и 28 формируются напряжения, пропорциональные числу импульсов, поступивших на их входы, т.е. числу ошибок за время цикла измерения, т.е. дополнительным изменениям вероятности ошибки (фиг.8 диаграммы 13 и 14).

Блок 7 функционального преобразо- вания (фиг.5) предназначен для выполнения операций сложения напряжений с .выхода блока 7 обработки сигналов ошибки и опорного напряжения (т.е. формирования напряжения, пропорцио- нального вероятностям ошибки Р, Р + P, и Р iPj и для преобразования этих напряжений в напряжения, пропорциональные отношениям сигнал - помеха (Po), (PO,

с помощью усилителей, имею(П

ш;их характеристику вида (например,

иб„,х -21n(2U,J).

Вычислительный блок 9 (фиг.7) предназначен .для формирования напряжения пропорционального отношению сигнал - помеха в канале связи (h),

из напряжений, вырабатываемых блоком 7 функционального преобразования и блоком 3 измерения уровня сигнала, путем решения в аналоговом виде уравнения (9).

Блок 8 опорного напряжения (фиг.6) предназначен для формирования плавно

10

JQ 5

20 25

30 js0 5

0

5

возрастающего за время цикла измере- :- ния напряжения (фиг.8 диаграмма 15)j которое принимается пропорциональным вероятности ошибки в канале связи (Pj.

Рост опорного напряжения прекращается при поступлении управляющего напряжения от блока 10 сравнения. По окончании цикла измерения производится приведение схемы в исходное состояние.

Блок 10 сравнения вырабатывает управляющее напряжение (фиг.8 диаграмма 16) при достижении равенства напряжений на его входах,

.Устройство работает следующим образом.

Сигнал с выхода промежуточной частоты приемника 1 поступает на блок 3 измерения уровня сигнала, выходное напряжение которого поступает на аналоговый вычислительный блок 9, а также управляет величиной напряжения помехи блока 4 генераторов помех.

Сигналы, вырабатываемые генераторами 13 и 15 помехи, складывается с принимаемыми приемником сигналом в сумматорах 14 и 16 (причем генераторы помех не должны быть коррелированы), с выходов которых сигналы с измененным отношением сигнал - помеха подаются на демодуляторы, на выходах которых выделяются дискретные сигналы (фиг.8 диаграммы 2 и 3),-которые сравниваются в сумматорах 17 и 23 по модулю два с демодулированным сигналом, принимаемым приемником 1. (фиг.8 диаграмма 1), в результате чего вьщеляются ошибки, возникающие в сигнале при изменении отношения сигнал - помеха (фиг. 3. диаграмма 4 и 5).

Сигналы ошибок накапливаются в накопителях 21 и 27 и по окончании цикла измерения списываются из них цифроаналоговые преобразователи 22 и 28 (фиг,8 диаграммы 11 и 12),

На выходах преобразователей 22 и 28 формируются напряжения, пропорциональные вероятностям ошибки ДР и ЛР (фиг.8 диаграммы 13 и 14), из которых с помощью блока 7 функционального преобразования, блока 8 опорного напряжения и аналогового вычислительного блока 9 производится формирование напряжения, пропорционального отношению сигнал - помеха h, которое сравнивается с напряжением, пропорциональным отношению сигнал - помеха п,формируемым

непосредственно из опорного напряжения. При их совпадении, т.е. Ьд h блок 10 сравнения вырабатывает управляющее напряжение (фиг.8 диаграмма 16 которым прекращается дальнейшее увеличение опорного напряжения (т.е. уменьшение напряжения, пропорционального Ьд) и его запоминание на конденсаторе 45 памяти блока 8 опорного напряжения до окончания цикла измерения. При этом опорное напряжение оказывается, как бьшо показано, пропорциональным вероятности ошибки в канале связи и может быть непосред- ственно измерено.

Формула изобретения

Q 5

0 5 0 0 5 с

0

подключен к входу второго сумматора, к второму входу которого подключен выход второго генератора помехи, при этом входы генераторов помехи объединены и являются первым входом блока, вторым входом которого является второй вход первого сумматора, а выходами - выходы сумматоров.

13

которого объединен с вторыми входами аналоговых сумматоров и является входом опорного напряжения блока, а выход подключен к вторым входам блоков вычитания, выходы которых являются выходами блока, и является третьим выходом блока, при этом сигнальными входами блоков являются входы аналоговых сумматоров.

ляющие входы генератора пилообраэ- ного напряжения и второго.электронного ключа объединены и являются первым входом блока, вторым входом которого является управляющий вход второго 25 ключа.

976114

вычислительный блок содержит последовательно соединенные первый умножитель на два, первый блок вычитания, первый аналоговый делитель, к второму входу которого подключены второй умножитель на два, аналоговый згмножи- тель и первый блок вычитания, выход которого является выходом блока, а

fO к второму входу подключен выход вто-- рого блока вычитания, к входам которого подключены соответственно второй и третий аналоговые делители, первые входы которых объединены .с

15 вход ом второго умножителя на два и подключены к выходу четвертого блока вычитания, первый вход которого объединен с вторыми входами первого блока вычитания и второго аналогового

аналогового вычислительного блока, первым входом которого являются объединенные вход первого умножителя на два, вторые входы четвертого блока вычитания и третьего аналогового делителя, при этом третьим входом аналогового вычислительного блока является второй вход аналогового умножителя.

ХЗ

Т

I

Фиг. 5

vH

V

1 sl/z

Ij±2

ltd

,и P so

Ц

«5

П

Фиг. 6

slrZ J

Фиг, 7

Фиг.8