Резервированный аналого-цифровой преобразователь Советский патент 1989 года по МПК H03M1/46 

((загЛ

3 . isio

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении высоконадежных резервированных сие- тем управления, систем сбора и обработки информации.

Целью изобретения является повышение надежности.

На фиг. 1 представлена функцио- нальная схема предлагаемого устройства; на фиг. 2 - функциональная схема блока формирования выходного кода.

Устройство содержит аналого-циф- ровой преобразователь (АЦП) 1 последовательного приближения, содержащий цифроаналоговый преобразователь (ЦАП) 2, компаратор 3, регистр k последовательного приближения, блок 5 формирования выходного кода, АЦП 6 последовательного приближения, содержащий ЦАП 7, компаратор 8, регистр 9 последовательного приближения, дифференциальный усилитель 10, порого- еый компаратор 11, элемент И 12, дифференциальный усилитель 13, пороговый компаратор 1.

Блок 5 формирования выходного кода (фиг. 2) состоит из. элементов И 15, элементов ИЛИ 1б, инвертора 17 .и пропускает на свой выход информацию с одного из исправных в данный момент АЦП 1 или 6.

Компараторы 11 и 14-являются пороговыми. На их выходах появляется сигнал Лог. 1, если входное напряжение выходит за пределы их верхнего и нижнего порога..

Устройство работает следующим об- разом.

Рассматривается случай, когда все элементы 1-17 резервированного АЦП являются работоспособными. На входную шину подается аналоговый сигнал. АЦП 1 и 6 одновременно начинают процесс . преобразования аналоговой величины в цифровой код. По окончании преобразования сигналы на выходах ЦАП 2 и 7 отличаются на величину не превосходящую двойной погрешности АЦП, вы- ражёйный в аналоговой форме. При этом сигналы на выходах дифференциальных усилителей 10 и 13 не выходят за пределы верхнего и нижнего порогов срабатывания компараторов 11 и 14. На их выходах появляются сигналы Лог.1 что приводит к появлению сигнала Лог. О на выходе элемента И 12,

который разрешает прохождение через элементы 15 и 1б кодового сигнала с выхода АЦП 1 на выход блока 5, и запрещает прохождение сигнала от АЦП 6, таким образом на выходе резервированного АЦП появится кодовый сигнал с работоспособного АЦП 1.

Рассматривается ситуация, когда в одном из АЦП, например в АЦП 1, происходит отказ. Отказ любого из элементов 2-k приведет к рассогласованию сигналов на выходе ЦАП 2 и сигналов на выходе ЦАП 7 и входного си|- нала. В результате выходные сигналы усилителей 10 и 13 будут выходить за пределы порогов компараторов 11 и 14 и на их выходах появится сигнал Лог. 1. Это приведет к появлению сигнала Лог. 1 на выходе элемента И 12, который разрешит прохождение на выход блока 5 кодового сигнала от работоспособного АЦП 6 и запретит прохождение сигнала от неработоспособного АЦП 1.

Если отказ произойдет в одном из элементов АЦП 6, то выходной сигнал усилителя 10 выйдет за пределы порогов компаратора 11 и на его выход появится сигнал Лог. 1. На выходе компаратора 14 присутствует сигнал Лог. О, .что приводит к появлению сигнала Лог. О на выходе элемента И 12, который разрешает прохождение на выход блока 5 кодового сигнала от работоспособного АЦП 1 и запрещает прохождение сигнала от неработоспособного АЦП 6.

Одиночный отказ любого из элементов 2-4, 7-12 не приводит к отказу резервированного АЦП, что обеспечивает его высокую надежность. i Формула изобретения

1. Резервированный аналого-цифровой преобразователь, содержащий первый и второй аналого-цифровые преобразователи последовательного приближения, выполненные идентично, первый вход первого из которых является входной шиной, а выходы аналого-цифровых преобразователей последовательного приближения соединены с соответствующими первыми и вторыми информационными входами блока формирования выходного кода, выходы которых являются выходной шиной, отличающийся тем, что, с целью повышения надежности, в него введены элемент И, два пороговых компаратора, два дифференциальных усилителя, первые входы которых объединены с вторым входом первого аналого-цифрового преобразователя последовательного приближения, второй вход первого дифференциального усилителя соединен с первым входом второго аналого-цифрового преобразователя последовательного приближения, второй вхо второго- дифференциального усилителя является входной шиной и объединен с вторым входом второго аналого-цифрового преобразователя последовательного приближения, выходы первого и второго дифференциальных усилителей через первый и второй пороговые компараторы соединены соответственно с первым и вторым входами элемента И, выход которого соединен с управляющим входом блока формирования вы; одного кода.

2. Преобразователь по п. 1, отличающийся тем, .что блок формирования выходного кода выполнен на двух группах из п элементов И каждая ,,на п элементах ИЛИ, где п - число разрядов преобразователя, и инверторе, вход которого объединен

to

510084

с первыми входами элементов И первой группы и является управляющим входом блока, выход инвертора соединен с первыми входами элементов И второй группы, вторые входы элементов И первой и второй групп являются соответствующими первыми и вторыми информационными входами блока, выходы i-x элементов И первой и второй групп соединены соответственно с первым и вторым входами i-ro элемента ИЛИ, выходы элементов ИЛИ являются выходами блока.

3. Преобразователь по п. 1, о т- личающийся тем, что первый аналого-цифровой преобразователь последовательного приближения выполнен на цифроаналоговом преобразователе, регистре последовательного приближения и компараторе, первый вход которого является первым входом блока, второй вход соединен с выходом цифроаналогового преобразователя и является вторым входом блока, выход компаратора соединен с входом регистра последовательного приближения, выходы которого соединены с соответствующими входами цифроаналогового преобразователя и являются выхода15

20

25

30

ми блока.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении высоконадежных систем управления, систем сбора и обработки информации. Цель изобретения - повышение надежности. Это достигается тем, что в устройство, содержащее аналого-цифровые преобразователи 1, 6 последовательного приближения, блок 5 формирования выходного кода введены дифференциальные усилители 10, 13, пороговые компараторы 11, 14, элемент И 12. 1 з.п. ф-лы, 2 ил.

ъ

s

1