Способ ступенчатого регулирования частоты вращения асинхронного электродвигателя с тиристорным коммутатором Советский патент 1989 года по МПК H02P7/42 

сл

ел

ется упрощение за счет формирования напряжений при переключении двигателя с фиксированной пониженной частотой вращения на номинальную частоту вращения. Устройство для реализации способа содержит тиристорный коммутатор 1, формирователь 9 синхроимпульсов, таймер 10, логические элементы 2И 11-25, ЗИ 26, 27, 4И 28, 2ИЛИ 29-31, ЗИЛИ 32, ЗИЛИ-НЕ 33, 4ИЛИ 34, 35, делитель 36 частоты, распределитель 37

ш п1ульсов, кольцевой распределитель 38 импульсов, блок 39 гальванической развязки, дифференцирующую цепь 40 и переключатели 41, 42. Предлагаемый способ и устройство для его реализации позволяют при сравнительно простой реализации обеспечить ступенчатый запуск двигателя с соотношением частот f, fc/f« 4; fc/f.3, где fe- частота напряжения сети, частота модулирующих напряжений. 3 ил.

Изобретение относится к электротехнике и может быть использовано для управления электроприводами общепромышленных механизмов, в частности шахтных скребковых конвейеров, при питании электродвигателей квазисинусоидальным напряжением пониженной частоты. Целью изобретения является упрощение за счет формирования напряжений при переключении двигателя с фиксированной пониженной частотой вращения на номинальную частоту вращения. Устройство для реализации способа содержит тиристорный коммутатор 1, формирователь 9 синхроимпульсов, таймер 10, логические элементы 2И 11-25, 3И 26, 27, 4И 28, 2ИЛИ 29-31, 3ИЛИ 32, 3ИЛИ-НЕ 33, 4ИЛИ 34, 35, делитель 36 частоты, распределитель 37 импульсов, кольцевой распределитель 38 импульсов, блок 39 гальванической развязки, дифференцирующую цепь 40 и переключатели 41, 42. Предлагаемый способ и устройство для его реализации позволяют при сравнительно простой реализации обеспечить ступенчатый запуск двигателя с соотношением частот F_с/F_м=7

F_с/F_м=4

F_с/F_м=3, где F_с - частота напряжения сети, F_м-частота модулирующих напряжений. 3 ил.

Изобретение относится к электротехнике и может быть использовано для управления электроприводами общепромышленных механизмов, в частности шахтных скребковых конвейеров, при питании электродвигателей квазисинусоидальным напряжением пониженной частоты.

Целью изобретения является упрощение за счет формирования напряжений при переключении электродвигателя с фиксированной пониженной частотой вращения на номинальную частоту вращения.

На фиг. 1 приведена структурная схед1а устройства для реализации способа ступенчатого регулирования частты вращения асинхронного электродвигг

теля с тиристорным коммутатором; на фиг. 2 - схема формирователя синхронизирующих импульсов; на фиг. 3 - врменные диаграммы, поясняющие работу устройства.

Устройство (фиг. 1) для реализаци способа ступенчатого регулирования частоты вращения асинхронного электрдвигателя содержит тиристорный коммутатор 1, состоящий из трех пар встречно-параллельно соединенных ти- ристоров 2-7, включенных между зажимами питающей сети и статорными обмотками асинхронного электродвигателя 8, формирователь 9 синхронизирующих импульсов, таймер 10, пятнадцать логических элементов 2 И 11-25, два логических элемента 3 И 26 и 27, логический элемент 4 И 28, три логических элемента 2 ИЛИ 29-31, логический элемент 3 ИЛИ 32, логический элемент 3 ШШ-НЕ 33, два логических элемен та 4 ИЛИ 34 и 35, делитель 36 частоты, распределитель 37 импульсов, кольцевой распределитель 38 импуль

.-

0

5

0

5

,

0

0

5

сов, блок 39 гальванической развязки, дифференцирующую цепь 40, два переключателя 41 и 42.

Выходы формирователя 9 синхроимпульсов и таймера 10 подключены к зажимам питающей сети, первый - шестой выходы формирователя 9 импульсов соединены соответственно с первыми входами первого - шестого логических элементов 2 И 11-16, выходы которых соединены с соответствующими первыми входами блока 39 гальванической развязки, вторые входы которого соединены с выходами десятого-четырнад- цатого и шестнадцатого логических элементов 2 И 20-25, выходы блока 39 гальванической развязки соединены с управляющими входами тиристорного коммутатора 1.Седьмой выход формирователя 9 синхроимпульсов соединен со счетным входом делителя 36 частоты, вход обнуления которого соединен с выходом первого логического элемента 4 ИЛИ 34, первьй и второй входы которого соединены с выходами соответственно восьмого и девятого логических элементов 2 И 18 и .19. Восьмой и девятый выходы формирователя 9 синхроимпульсов соединены с первыми входами соответственно логического элемента 4 И 28 и первого логического элемента 3 И 26. Первый и второй выходы таймера 10 соединены соответственно с вторым входом первого логического элемента 3 И 26 и первым входом второго логического элемента 3 И 27. Третий и четвертый выходы таймера 10 соединены с первыми входами соответственно первого 41 и второго 42 переключателей, вторые входы которых предназначены для подачи команд обратной связи. Выходы первого и второго переключателей соединены соответственно с первым входом седьмого логического элемента 2 И 17 и вторым входом логического элемента 4 И 28, Вторые входы седьмого логического элемента 2 И 17 и второго логического элемента 3 И 27 объединены и подключены к выходу дифференцирующей цепи 40. Выходы первого и второго логических элементов 3 И 26 и 27, седь мого логического элемента 2 И 17 и логического элемента 4 И 28 соединен с соответствующими входами второго логического элемента 4 ИЛИ 35, выход которого подключен к тактирующем входу распределителя 37 импульсов, первый выход которого соединен с третьим входом первого логического элемента 3 И 26, второй выход распределителя 37 импульсов соединен с тре- тьим входом второго логического элемента 3 И 27 и с первыми входами десятого и четырнадцатого логических элементов 2 И 20 и 24, первого-третьего логических элементов 2 ИЛИ 29- 31, логического элемента 3 ИЛИ 32 и логического элемента 3 ИЛИ-НЕ 33. Третий выход распределителя 37 импульсов соединен с третьим входом логического элемента 4И 28, первым входом девятого логического элемента 2 И 19, вторыми входами первого и третьего логических элементов 2 ИЛИ 29 и 31, логического элемента 3 ИЛИ 32 и логического элемента 3 ИЛИ-НЕ 33. Четвертый выход распределителя 37 импульсов соединен с первым входо восьмого логического элемента 2 И 18 вторым входом второго логического элемента 2 ИЛИ 30 и третьими входами логического элемента. 3 ИЛИ 32 и логического элемента 3 ШШ-НЕ 33, выхо которого соединен с входом обнуления кольцевого распределителя 38 импульсов и третьим входом первого логи- ческого элемента 4 ИЛИ 34. Пятый выход распределителя 37 импульсов соединен с входом остановки распределителя 37 импульсов и вторыми входам первого-шестого логических элементов 2 И 11-16. Первые входы одиннадцато- го-тринадцатого и пятнадцатого логических элементов 2 И 21-23 и 25 соединены с выходами соответственно первого-третьего логических элементов 2 ИЛИ 29-31 и логического элемента З.ИЛИ 32. Вторые входы десятого-пят- надцатого логических элементов 2 И 20-25 соединены соответственно с пер

.л j 20 25 зо 4Q .с JQ

35

5

,вым-шестым выходами кольцевого распределителя 38 импульсов, первый и шестой выходы которого соединены дополнительно соответственно с входом дифференцирующей цепи 40 и с четвертым входом логического элемента 4 И 28. Первый выход делителя 36 частоты соединен с тактирующим входом кольцевого распределителя 38 импульсов, вто- рой-четвертый выходы делителя 36 частоты соединены соответственно с вторыми входами восьмого и девятого логических элементов 2 И 18 и 19 и с четвертым входом первого логического элемента 4 ИЛИ 34.

Формирователь 9 синхронизирующих импульсов содержит (фиг. 2) трехфазный трансформатор 43, шесть компараторов 44-49, шесть дифференцирующих цепочек 50-55, логический элемент 6 ИЛИ 56. Входы компараторов 44-49 подключены к вторичнь1м обмоткам трехфазного трансформатора 43, вьшоды первичных обмоток которого образуют входы формирователя 9 синхронизирующих импульсов. Выходы компараторов 44-49, образующие первый-шестой выходы формирователя 9 синхронизирующих импульсов, через соответствующие дифференцирующие цепочки 50-55 соединены с входами логического элемента 6 ИЛИ 56, выход которого образует седьмой выход формирователя 9 синхронизирую- щих импульсов, выходы второй и шестой дифференцирующих цепочек 51 и 55 образуют соответственно девятый и восьмой выходы формирователя 9 синхронизирующих импульсов.

Устройство для реализации способа ступенчатого регулирования частоты вращения асинхронного электродвигате ля с тиристорным коммутатором работает следуюпшм образом.

При формировании трехфазной системы напряжений модуляции, частота которых задана соотношением f../f 7(k

L fn

1) в исходном состоянии на первых выходах делителя 36 частоты, распределителя 37 импульсов, кольцевого распределителя 38 импульсов устанавливается 1 на остальных их выходах - О. Поэтому на входы логического элемента 3 ИЛИ-НЕ 33 поданы уровни О, определяющие уровень 1 на его выходе, подаваемый на вход обнуления кольцевого распределителя 38 импульсов и через логический элемент 4 ИЛИ 34 - на вход обнуления

делителя 36 частоты. Этим запрещается переключение делителя 36 частоты и кольцевого распределителя 38 импульсов.

На вход формирователя 9 синхронизрующих импульсов подается трехфазное напряжение сети частоты f j.. Шесть компараторов 44-49 формирователя 9 формируют прямоугольные импульсы, совпадающие с участками превышения мгновенными значениями напряжений фаз: А, В, С, В, С, А мгновенных значений напряжений фаз соответственно В, С, А, А, В, С. Эти импульсы по ступают на первый-шестой выходы формирователя 9 синхронизирующих импульсов и на дифференцирующие цепи 50-55 С выходов последних импульсы ограниченной длительности, совпадающие с моментами равенства мгновенных значений напряжений двух фаз трехфазной сети, подаются на логический злемент 6 ИЛИ 56, С его выхода последовательность импульсов и, (фиг, 3) час тоты 6 fc подается на счетный вход делителя 36 частоты. На вход таймера 10 так же подается напряжение сети. При появлении 1 на первом выходе таймера 10 импульс, синхронизирован- ный с напряжением сети (например, с мэментом равенства мгновенных значений напряжений U и Uс в положительной области), снимаемый с девятого выхода формирователя 9 синхронизи- рующих импульсов, поступит через логические элементы 3 И 26, 4 ИЛИ 35 на тактирующий вход распределителя 37, перенеся 1 с его первого выхода на второй. Это определит появ- ление О на входах обнуления делителя 36 частоты и кольцевого распределителя 38 импульсов, При этом на вторых входах логических элементов 2 И (20-25) устанавливается 1.

Четвертый выход делителя 36 частоты связан через логический элемент 4 ИЛИ 34 с входом обнуления зтого же делителя. Поэтому делитель 36 производит деление частоты синхронизи- рующих импульсов и на семь (переводится в исходное состояние каждым .восьмым импульсом), С выхода делителя 36 импульсы и4 (фиг. 3) с частотой следования в семь раз меньшей частоты импульсов U поступают на тактирующий вход кольцевого распределителя 38, Его выходные импульсы через логические элементы 2 И 20-25

поступают на соответствующие входы блока 39 гальванической развязки, где расширяются в три раза и поступают в виде пакетов отпирающих импульсов (фиг. 5) на цепь управления тиристоров 2-7 коммутатора 1,

Импульсы образуют трехфазную систему модулирующих напряжений, частота которых f, задана в соотношении , (f /f 6k-i-l при ). При этом на тиристоры анодной группы 2, 4 и 6 подают импульсы соответственно Uj , Uj и и, соответствующие положительной полярности модулирующих напряжений, а на тиристоры катодной группы 3, 5 и 7 подают импульсы соответственно U, U и Ug, соответствующие отрицательной полярности модулирующих напряжений. На фиг.-З ЭДС самоиндукции ротора двигателя (е, ер, е J. показаны пунктиром) .совпадают с напряжением модуляции.

Таким образом, на выходе коммутатра формируется трехфазная система квазисинусоидальных напряжений (Uj,, и , и) пониженной частоты. При появлении на втором выходе таймера 10 команды на переключение режимов элек тропита шя электродвигателя 8 (уровень 1) по истечении работы очередного канала (например, шестого) кольцевого распределителя 38 импульсов в момент С импульс ограниченной длительности с выхода дифферен- ц.ирующей цепи 40 через логические элементы 3 И 27, 4 ИЛИ 35 поступает на тактирующий вход распределителя 3 импульсов, перенося 1 с его второго выхода на третий. Этим запрещается подача сигналов управления на бло 39 гальванической развязки с первого, третьего и пятого выходов кольцевого распределителя 38, В этом случае кольцевой распределитель 38 формирует чередующиеся запрещающие и разрешающие сигналы. Последние снимаются с второго, четвертого и шестого выходов кольцевого распределителя 38 и через логические элементы 2 ИЛИ 29 и 31, 3 ИЛИ 32, а также 2 И 21, 23 и 25 и блок 39 гальванической развязки подаются на цепи управления тиристоров 2-7 коммутатора 1, Одновременно уровень 1 устанавливается на первом входе элемента 2 И 19, определяя коэффициент деления делителя 36 равный четырем. Уровень 1 устанавливается и на третьем входе логического элемента 4 И 22, разрешая подачу очередной команды управления на вход распределителя 37 импульсов Таким образом, частоту модулирующих напряжений понижают в 4 раза по сравнению с частотой напряжений сети f и при этом формируют чередующиеся запрещающие и разрешающие сигналы (начиная с запрещающего) каждый дли- 1 2

тельностью 4 «

6f,

3f.

(поскольку

с

длительность импульса, снимаемого с каждого из шести выходов кольцевого

распределителя 38, составляет 77-

При этом управляющие импульсы из-Ug подают на соответствующие тиристоры коммутатора 1 на интервалах существования разрешающих сигналов. В этом случае на втором выходе кольцевого распределителя 38 формируются импульсы Uj, L, и , на четвертом - импульсы Uj, и и Uj, а шестом - импульсы и, и у УЗ (интервал времени ,- фиг, 3). Этим достигаетс плавное повьШ1ение частоты вращения ротора двигателя 8, что отражается изменением кривых ЭДС самоиндукции ротора. Последние на фиг. 3 совпадают с модулирующими напряжениями, формирующими кривые фазных квазисинусоидальных напряжений. В момент формирования каждого очередного импульса на выходе кольцевого распределителя 38 изменяется полярность соответствующего модулирующего напряжения.

ляющие импульсы подают на тиристоры 35 на интервалах существования разрешаю щих сигналов. При этом отрезки синус идальных напряжений сети, предшествующие моменту D,, сформированы в момент окончания запрещающего сигПри появлении команды на дальней- дО нала при частоте модуляции f соотшее повьш1ение частоты вращения ротора электродвигателя (уровень 1 на четвертом выходе таймера 10 или уровень 1 на втором входе переключателя 42 при использовании команд обратной связи по частоте вращения электродвигателя) уровень 1 подается на второй вход логического элемента 4 И 28. На первый и четвертый его входы подаются синхросигналы соответственно с восьмого выхода формирователя 9 и с шестого выхода кольцевого распределителя 38. В момент f одновременного поступления сигналов на все входы логического элемента 4 И 28 с его выхода уровень 1 поступает через логический элемент 4 ИЛИ 35 на

тактирующий вход распределителя 37, I) 111

перенося

Г

его третьего выношения и принадлежат одновременно напряжениям модуляции этой частоты и формулируемой в дальнейшем частоты модуляции f соотношения

45 f(. Это позволяет плавно увеличить частоту вращения ротора электро двигателя 8 до уровня соответствующе го заданной частоте модулирующих напряжений (на участке f j фиг. 3).

50 В этом случае в момент появления каж дого очередного импульса на любом из выходов кольцевого распределителя 38 также изменяется полярность соответствующего модулирующего напряже55 ния, совпадающего с ЭДС ротора, приведенными на фиг. 3.

|.

При поступлении команды на подачу

к электродвигателю 8 напряжения сети

10

четвертый. Уровень входы логических

Г

10

хода на подается на элементов 2 ИПИ 30 и 3 ИПИ 32, разрешая подачу на тиристоры 2-7 коммутатора 1 управляющих сигналов через блок 39 гальванической развязки с третьего и шестого выходов кольцевого распределителя 38. Этим определяется соотношение длительностей чередующихся запрещающих и разрешающих сигналов, как 2:1. При этом импульсы

и

3

формируются сигналом с

25

третьего выхода кольцевого распреде- 15 лителя 38, а импульсы U, Us и U, - с шестого выхода. Уровень I подается на вход логического элемента 3 ИЛИ-НЕ 33, разрешая работу делителя 36 и частоты кольцевого распреде- 20 лителя 38 первый вход логического элемента 2 И 18, устанавливая коэффициент деления делителя 36 равный трем.

Таким образом, в момент изменения полярности одного из модулирующих напряжений, частоту последних понижают в три раза по сравнению с частотой напряжения сети fс и при этом формируют чередующиеся запрещающие и раз- 30 решающие сигналы. Длительность разрешающих сигналов задают равной 3 «

13

и-г-г- , а запрещающих , . Управ- .

ляющие импульсы подают на тиристоры 35 на интервалах существования разрешающих сигналов. При этом отрезки синусоидальных напряжений сети, предшествующие моменту D,, сформированы в момент окончания запрещающего сигдО нала при частоте модуляции f соотдО нала при частоте модуляции f соотношения и принадлежат одновременно напряжениям модуляции этой частоты и формулируемой в дальнейшем частоты модуляции f соотношения

45 f(. Это позволяет плавно увеличить частоту вращения ротора электродвигателя 8 до уровня соответствующего заданной частоте модулирующих напряжений (на участке f j фиг. 3).

50 В этом случае в момент появления каждого очередного импульса на любом из выходов кольцевого распределителя 38 также изменяется полярность соответствующего модулирующего напряже55 ния, совпадающего с ЭДС ротора, приведенными на фиг. 3.

|.

При поступлении команды на подачу

к электродвигателю 8 напряжения сети

(уровень 1 на третьем выходе таймера 10 или уровень 1 на втором входе переключателя 41) уровень 1 подается на первый вход логического элемента 2 И 17. По истечении цикла работы кольцевого распределителя 38 в момент €j уровень 1 поступает на тактирую1дий вход распределителя 37 перенося уровень 1 с его четвертого выхода на пятый. Этим вводится запрет на подачу в блок 39 гальванической развязки выходных импульсов кольцевого распределителя 38. Отсутствие уровней 1 на втором - четвертом выходах распределителя 37 определяют появление уровня 1 на выходе логического элемента 3 ИЛИ-НЕ 33 и подачу этого уровня на входы обнуле кия делителя 36 и кольцевого распределителя 38 импульсов, запрещая их работу. Формирование двухтактных напряжений на выходе коммутатора 1 прекращается. Одновременно уровень 1 подается на вход остановки Q распределителя 37, прекращая процесс переноса команд на его выходах, и на вторые входы логических элементов 2 И 11-16, разрешая подачу прямоугольных импульсов управления с первых шести выходов формирователя 9 на блок 39 гальванической развязки

На электродвигатель 8 при этом подается напряжение сети.

Таким образом, при управлении электродвигателем согласно предлагаемому способу упрощается процесс формирования напряжения пониженных фиксированных частот и переключение электродвигателя во вращающемся состоянии от источника квазисинусоидального напряжения пониженной частоты к трехфазной сети.

Формула изобретения Способ ступенчатого регулирования частоты вращения асинхронного электродвигателя с тиристорным коммутатором, при котором формируют соответственно первое, второе и третье модулирующие напряжения, образующие трехфазную систему с фиксированной частотой, соответствующей заданной частоте вращения электродвигателя и определяемой из соотнощения fj,/f „

бК+1, подают управляющие импульсы для тиристоров анодной группы коммутатора при положительной полярности соответствующих модулирующих напряжений, а для тиристоров катодной группы коммутатора при отрицательной полярности соответствующих модулирующих напряжений, отличающийся тем, что, с целью упрощения за счет формирования напряжений при переключении электродвигателя с фиксированной пониженной частоты вращения на номинальную частоту вращения, при заданной частоте модулирующих напряжений в соотношении , определяют момент изменения полярности любого из модулирующих напряжений и с этого момента задают частоту модулирующих 0 напряжений в соотношении , формируют чередующиеся запрещающие и разрешающие импульсы, каждый дли- 2

5

тельностью

3fc

начиная с запрещающего, и подают управляющие импульсы на соответствующие тиристоры коммутатора на интервалах существования разрешающих импульсов, после соответствующего повьщ1ения частоты вращения электродвигателя на интервале существования разрешающего импульса определяют момент времени, отстоя- 1ЦИЙ от начала разрешающего импульса на 1/2 fp и синхронизированный с напрошением сети, и с этого момента задают частоту модулирующих напряжений в соотношении f,, формируют чередующиеся запирающие и разрешающие импульсы, начиная с запрещающего

и задавая длительность запрещающих импульсов, равную 1/f j. з длительность разрешающих импульсов, равную I/2f(., и подают управляющие импульсы на соответствующие тиристоры комNryTaTopa на интервалах существования разрешающих импульсов, а после соответствующего повьш1ения частоты вращения электродвигателя определяют момент изменения полярности любого из

модулирующих напряжения и подают на электродвигатель трехфазное напряжение сетевой частоты, где fc частота напряжения сети, м частота модулирующих напряжений,-К - I, 2, 3...

число натурального ряда.

mmmmmmmsmsmsmmmmmmmsm:

(/4 /,

T|

Л

V7

Д

V

л

т

к

. . VJl/M I IK

.r t 2 i.j Л/ I-J t.

4

It

ill I

ftp

-w

z

к

I IK

t.

/r i 1 кши 11

/ T,I,

Фиг.З