Делитель частоты следования импульсов с регулируемым коэффициентом деления Советский патент 1989 года по МПК H03K23/66 

13.1

СП vi

со

Изобретение относится к импульсной технике и может быть использова-- но в устройствах автоматики и вычислительной техники.

Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности многоканальной в 1работки различных по длительности выходных импульсов.

На чертеже приведена электрическая функциональная схема делителя частоты следования импульсов с регулируемым коэффициентом деления.

Устройство содержит входную шину , которая соединена со счетным входом первого счетчика 2 импульсов,бло 3 задания кода, выход которого соединен с первым входом сумматора 4, выход которого соединен с информацион- ным входом запоминающего устройства 5; выход первого счетчика 2 импульсов соединен с вторым входом сумматора 4 и с первым входом элемента 6 сравнения кодов, выход которого сое- динен с R-входами всех триггеров 7,1 7„п, S-входы которых соединены с входом управления запоминающего устройства 5 и с выходом мультиплексора 8, информационный вход которого соедине с шиной 9 пуска, ацресньй вход - с адресными входами блока 3 задания и запоминающего устройства 5, с-входом дешифратора 10 и с выходом второго счетчика 11 импульсов, счетный вход которого соединен с шиной 12 тактовых импульсов; выходы дешифратора 10 соедитлены с входами управления всех трпгтеров 7.1 - 7оП, выходы которых соединены с соответствующими выход- ными шинами 13.1 - .

YcTpoficTBO работает следующим образом.

Пусть одновременно требуется получить выходные импульсы с длительно- стпми г, М„.. Т„, Со Н„,- Т„,.„.,( ОА

0

ог

TQ, где TO - период следования входпо последовательности импульсов; NO,, NQ,...,Nor, задания на формирование соответствуюш 1х импульсов. Задания хранятся в блоке 3, который включает устройство ввода заданий (например, клавиатуру) и запоминающее устройство с входами:данных, ЗМШСЬ/ЧТЕННЕ, адреса. Входы ЗАПИСЬ/ЧТЕНИЕ и данных на схеме не показаны, так как при формировании длительностей выходных импульсов бло 3 работает в режиме чтения,.

Q

n 5 Q , Q

0

5

В исходном положении RS-триггеры 7.1 - 7.П, находятся в нулевом состоянии , Входные импульсы с периодом следования Тд поступают по шине 1 на вход счетчика 2. По шине 12 на вход счетчика 11 поступают импульсы с периодом следования Т (п - общее число RS-триггеров), и на его выходе последовательно формируются коды, соответствующие номерам выходных RS-триггеров.

Цикл формирования первого выходного импульса начинается, если в момент опроса шины 9 на ее первом разряде присутствует уровень логической единицы (сигналы на шины пуска могут подаваться, например, от датчиков реальных событий). Уровень логической единицы с опрашиваемого разряда шины 9 проходит на выход мультиплексора 8 и устанавливает первый RS-триггер 7 о 1, выбранный дешифратором 10, в состояние логической единицы, формируя начало выходного импульса. Одновременно кодом с выхода счетчика 11 выбирается первая ячейка устройства 5, в которую из сумматора 4 записывается сумма кода N, текущего времени с выхода счетчика 2 и кода N д, задания длительности первого формируемого импульса, выбираемого кодом адресной шины из блока 3. Таким образом, в устройство 5 записывается значение кода N N, + NQ .

При последующих значениях кодов адресной шины аналогичным образом в соответствующие ячейки устройства 5 записываются значения кодов N2. N-гг NOJ, ,..., + NOH (здесь N ,..., коды текущего времени в моменты появления импульсов записи на входе управления).

Уровень логической единицы на разрядах шины 9 может присутствовать до опроса соответствующих входов мультиплексора 8, а затем с брасываться (метод квитирования) либо иметь гарантированную длительность не менее д,пи- тельности Т цикла опроса всех входов мультиплексора 8, но не более Т,.

В отсутствие сигналов на шине 9 устройство 5 работает только в режиме чтения. При этом содержимое соответствующих ячеек устройства 5 поочередно сравнивается элементом 6 с кодом текущего времени счетчика 2.

Когда содержимое счетчика 2 достигнет значения N(, элемент 6 вы515

рабатывает импульс, устанавливаюгщй RS-триггер 7.1 в нулевое состояние„ Так формируется на шине 13.1 первый выходной импульс требуемой длительности , NO, Тд. Аналогично формируются длительности , -N ог о

п on о

С появлением на шине 9 следующих импульсов пуска циклы формирования соответствующих выходных импульсов повторяются. Описанный алгоритм одновременного регулирования нескольких выходных импульсов может быть реализован как аппаратно, так и программно в устройствах с микропроцессорны управлением. Формула изобретения

Делитель частоты следования импульсов с регулируемым коэффициентом деления, содержащий первый счетчик импульсов, выход которого соединен с первым входом элемента сравнения кодов, второй вход которого соединен с выходом запоминающего устройства, первый RS-триггер входную и выходную шины и шину пуска, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности многоканальной выработки различных по

тельности выходных импульсов, в него введены второй счетчик импульсов,дешифратор, с второго по п-й RS-триг- геры, с второй по п-ю выходные шины, шина тактовых импульсов, сумматор, блок задания кода и мультиплексор, информационный вход которого соединен с шиной пуска, выход - с S-BXOдами всех RS-триггеров, выходы которых подключены к соответствующим выходным шинам, и с входом управления запоминающего устройства, адресный вход которого соединен с адресным

входом мультиплексора, с входом де- шифратора, с выходом второго счетчика импульсов, счетньй вход которого подключен к шине тактовых импульсов, и с адресным входом блока задания,

выход которого соединен с первым

входом сумматора, второй вход которого соединено выходом первого счетчика импульсов, выход - с информационным входом запоминающего устройства, а выход

элемента сравнения кодов, соединен с R-входами все х RS-триггеров, V-входы которых соединены с соответствующими выходами дешифратора, при этом счетный вход первого счетчика

импульсов соединен с входной шиной ,

Изобретение может использоваться в устройствах автоматики и вычислительной техники. Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности многоканальной выработки различных по длительности выходных импульсов - достигается за счет введения счетчика 11 импульсов, дешифратора 10, триггеров 7.2, ..., 7.N, сумматора 4, блока 3 задания кода и мультиплексора 8. Кроме того, устройство содержит запоминающее устройство 5, элемент 6 сравнения кодов, триггер 7.1, счетчик 2 импульсов и шины: 1 - входную, 9 - пуска, 12 - тактовых импульсов и 13.1, ..., 13.N - выходные. Длительность выходных импульсов на шинах 13.1,...,13.N определяется выражением τ_I=N_OI^.T_O, где I -номер шины, N_оI - соответствующее значение кода в блоке 3, T_о - период входных импульсов. На шину 12 поступают импульсы с периодом T₁τ_O/N. 1 ил.