Устройство для сортировки чисел Советский патент 1989 года по МПК G06F7/08 G06F17/18 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании цифровых систем автоматического и автоматизированного управления, цифровых систем передачи данных.

Цель изобретения - расширение функциональных возможностей устройства за счет формирования скользящего вариационного ряда переменной длины и определения медианного члена ряда.

На фиг. 1 и 2 представлена схема устройства; на фиг. 3 - схема блока формирования адресов членов ряда; на фиг. 4 - схема блоков сравнения.

Устройство (фиг. 1 и 2) содержит блок 1 формирования адресов членов ряда п групп из m+r элементов И-Ш1И 2, п регистров 3, группу из п компараторов 4, счетчик 5, группу из п-1 элементов 6 задержки, группу из п элементов И 7, группу из п-1 элементов И 8, элемент 9 задержки, группу из m элементов И 10, п блоков 11 сравнения, группу ключей 12, группу ключей 13, группу из п-1 ; компараторов 14, группу ключей 15, группу из п-1 элементов 16 задержки, п-1 элемент ИЛИ 17, группу из п-2 элементов 18 задержки, счетчик 19, одновибратор 20, ключ 21, демультисл to

сл

О5

плексор 22, элемент НЕ-И 23, элемент НЕ 24, первый 25 и второй 26 элементы ШШ, выходной регистр 27, информационный 28 и тактовый 29 входы, вход 30 задания числа членов вариационного ряда, вход 31 задания числа членов скользящего вариационного ряда, шину 32 ггулевого потенциала, синхронизирующий выход 33, iiMHy 34 единичного потенциала, информационный выход 35, выход 36 окончания записи членов ряда.

Блок 1 (фиг. 3) формирования адресов членов ряда содержит ключ 37, счетчик 3.8, , элемент 39 задержки, ключ 40, счетчик 41, элемент НЕ 42, ключи 43-46, элемент 1-ШИ 47, сумматор 48, элемент ИЛИ 49,тактовый выход 50, управляющий вход 51, вхэд 52 задания разности числа членов вариационного ряда и скользящего вариационного ряда, первый ионформационный выход 53, второй информационный выход 54..

Блок 11 (фиг. 4) сравнения содержит ключ 55, компаратор 56, элемент И 57, ключ 58, вычитатель 59, пер- BbBi информационный вход 60, синхронизирующей вход 61, выход Меньше или равно 62, выход Больше 63, информационный выход 64.

Устройство работает следующим образом.

Предварительно на входы 30,31,32 и 34 задаются значения параметров: на вход 30 устройства подается число п. На вход 31 - число К, на вход 32 О, на вход 34 - 1. В исходном состо янии во всех регистрах 3 а также выходном репистре 27 записаны нули.

После пуска устройства двоичные т-разрядные числа f х ,,x., ... ,, относящиеся к 1-й rpjmne чисел последовательно друг за другом поступают на входную шину 28 устройства. Моменты их поступлеьгая синхронизированы с импульсамиj подаваемыми на вход 29 устройства. По мере поступления чисел каждому из них в блоке 1 присваивается соответствующий адрес По первой выходной информационной Нине блока 1 на группы 2,,..., 2 ,, элементов И-ШШ передается адрес числа, а по второй - на группы 2 j, ,...,2|.. само число. При появлении первого числа х, на выхода блока 1 оно передается на первые

5

0

5

0

5

0

5

0

5

входы компараторов 4. Поскольку с выходов регистров 3 на вторые входы компараторов 4 поданы нулевые потенциалы, на первых выходах компараторов 4 появляется единичный (разрешающий) потенциал. Одновременно с первым числом х, с тактового выхода блока 1 на счетчик 5, на (п-1)-й элемент И 8 и на п-й элемент И 7 поступает управляюпц1й импульс. Пройдя (п-1)й элемент И 8, сигнал поступает на четвертые входы п-й группы элементов И-ИПИ 2, осуществляя перезапись из (n-l)-ro регистра в п-й регистр 3. Перезапись информации из i-ro регистра 3 (,2,,..,п-1) в (1+1)-й регистр 3 осуществляется аналогично, т.е. подобно работе сдвигового регистра. Элементы 6 задержки служат для обеспечения устойчивой надежности работы устройства. Пройдя все элементы 6 задержки и поступив на первый элемент И 7 , управляющий импульс разрешает запись первого числа х и его адреса в первый регистр 3. Адрес числа записывается в первые г ячеек регистра 3, а само число - в последние m ячеек. Счетчик 5 фиксирует первый управляющий импульс. Второе число х (будем считать, например, что ,) поступает на вторую выходную ишну блока 1 одновременно со своим адресом, поданным на первую выходную шину блока 1. При этом на первых выходах компараторов 4 появляется единичный сигнал, так как второе число х больше чисел, записанных в регистрах 3. Управляющий импульс разрешает перезапись чисел и их адресов из i-ro регистра в (.г+1)-й регистр 3, В результате в первом регистре 3 будет записано число х и его адрес, во втором - число X, и его адрес, а во всех остальных - нули. Счетчик 5 фиксирует два управляющих импульса.

При поступлении третьего числа х (пусть X J х) на первых выходах компараторов 4 также появляется единичный сигнал, так как очередное число не меньше чисел, записанных в регистрах 3. Третий управляющий импульс осуществляет перезапись информации из i-ro регистра в (i+l)-A регистр 3. В первый регистр 3 записывается адрес и само число х-. Если четвертое число ,, , то на вторых выходах первого и второ10

го компараторов 4 и на первых выходах остальных компараторов 4 появляется единичный сигнал, открывающий третий элемент И 7 и все элементы И 8, кроме первых двух. Четвертьв управляющий импульс переписывает информагщю из j-ro регистра 3 в (j+1)-A регистр 3 (J 3,4,...,п-1), а в третий регистр 3 записывается число х и его адрес. В результате в первом регист- ре будет записано максимальное число,

т.е. Xj с адресом, во втором регистре - равное ему число х и его адрес, в третьем - х и его адрес, в четвертом - х, и его адрес, а во всех остальных - нули. Далее до заполнения всех регистров 3 устройство работает аналогично, записывая посту- пакнцие числа в регистры 3 в порядке 20 убывания.

После того, как п двоичных чисел прошли через блок 1, на выходе 36 устройства появляется сигнал. По этому сигналу поступление чисел и синхроимпульсов прекращается до появления сигнала на выходе 33 устройства. Одновременно с поступлением числа X на выходе счетчика 5 появ вьгхода первого блока 1 1 на элемент ИЛИ 26, подается далее на элемент ИЛИ 25, С элемента ИЛИ 25 сигнал поступает на счетный вход счетчика 19 с предварительно установленной на его входе 34 единицей.

Счетчик 19 фиксирует первый импульс и формирует на своем выходе единичный сигнал, который подается на нормально закрытый ключ 12. При поступлении этого сигнала ключ 12 открывается и пропускает двоичное число из последних m ячеек первого

15 регистра 31 в компаратор 14. Если двоичное число х не равно нулю, сигнал с второго выхода компаратора 14 подается на второй вход элемента ИЛИ 17. В противном случае (х 0) с первого выхода компаратора 14, сигнал поступает на нормально закрытый ключ 15 и элемент 16 задержки. Нормально закрытый ключ 15 , открывается и пропускает двоичное число

25 и его адрес из ячеек второго регистра 3 в ячейки первого регистра 3,. Элемент 16 задержки задерживает сигнал на время, необходимое для перезаписи числа из (i+D-ro в i-й реляется единичный сигнал, который по-30 гистр 3(,2,...,п) и подает его на ступает на первые входы элементов первый вход элемента ИЛИ 17..и на И 10 и на-вход элемента 9 задержки. обнуляющий вход (i+1)-ro регистра 3. На вторые входы элементов И 10 подано медианное число (x,,х j. ..,

„ п-1 .ас поступает на вход элемента 18 зах„)г из регистра 3. где j ----fl -35 р Задержанный на время обнуСигнал пocтyш-IBIIIИй либо на первый либо на второй вход элемента ИЛИ 17

0

0

вьгхода первого блока 1 1 на элемент ИЛИ 26, подается далее на элемент ИЛИ 25, С элемента ИЛИ 25 сигнал поступает на счетный вход счетчика 19 с предварительно установленной на его входе 34 единицей.

Счетчик 19 фиксирует первый импульс и формирует на своем выходе единичный сигнал, который подается на нормально закрытый ключ 12. При поступлении этого сигнала ключ 12 открывается и пропускает двоичное число из последних m ячеек первого

5 регистра 31 в компаратор 14. Если двоичное число х не равно нулю, сигнал с второго выхода компаратора 14 подается на второй вход элемента ИЛИ 17. В противном случае (х 0) с первого выхода компаратора 14, сигнал поступает на нормально закрытый ключ 15 и элемент 16 задержки. Нормально закрытый ключ 15 , открывается и пропускает двоичное число

5 и его адрес из ячеек второго регистра 3 в ячейки первого регистра 3,. Элемент 16 задержки задерживает сигнал на время, необходимое для перезаписи числа из (i+D-ro в i-й регистр 3(,2,...,п) и подает его на первый вход элемента ИЛИ 17..и на обнуляющий вход (i+1)-ro регистра 3.

поступает на вход элемента 18 заСигнал пocтyш-IBIIIИй либо на первый, либо на второй вход элемента ИЛИ 17

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании цифровых систем автоматического управления и прогнозирования. Цель изобретения - расширение функциональных возможностей за счет формирования скользящего вариационного ряда переменной длины и определения медианного члена ряда. Устройство содержит блок формирования адресов членов ряда, группу элементов И-ИЛИ, группу регистров, две группы компараторов, две группы блоков задержки, три группы ключей, группу элементов ИЛИ, два счетчика, одновибратор, демультиплексор, выходной регистр, которые осуществляют формирование скользящих выборок заданного объема с заданным шагом скольжения, обеспечивают помехоустойчивое оценивание состояний выходов и входов объекта управления особенно при наличии грубых помех за счет оперативного мажорирования цифровых данных в соответствии с алгоритмом скользящей медианы. 1 з.п. ф-лы, 4 ил.

срединный регистр. При поступлении сигнала от счетчика 5 медианное число запоминается выходным регистром 27 и передается на выход 35 устройства. В элементе 9 задержки сигнал задерживается, на время, необходимое для записи медианы x j в регистре 27 и поступает на синхронизирующие вхо-

ды блоков 11. Из первых 2 ячеек ре- j резапись числа из третьего во второй

гистра 3 на первый информационный вход блока 11 подается двоичное число, представляющее собой адрес чис- ла, хранящегося в регистре 3. Если адрес числа меньше либо равен заданному шагу скольжения К, то из блока 11 на вход регистра 3 подается импульс сброса, обнуляющий r+m ячеек регистра, т.е. стирающий число и

регистр 3. Этот сигнал задерживается в элементе 16 задержки и обнуляет третий регистр 3, а также передается на первый вход элемента ИЛИ 17. Ес- 5Q ли число, поступившее на компаратор 14-2,не равно нулю, то сигнал с второго выхода компаратора 142. поступает на второй вход элемента ИЛИ 17. С элемента ИЛИ 17i сигнал задерживаего адрес. В случае, если адрес -чис- 55 тся в элементе 18 задержки и подала больше заданного числа К, адрес ется на следующий нормально закрытый

ключ 12л. Далее до срабатывания (n-l)-ro элемента ИЛИ 17„, устройизменяется и новое его значение поступает в первые г ячеек регистра 3. Управляющий импульс, поступивший с

ство работает аналогично. Таким обления регистра 3 сигнал пропускается на второй нормально закрытый ключ 12 и открывает его. Из последних m ячеек регистра 3 j число поступает на кo mapaтop 14. Если это число равно нулю, то по сигналу с первого выхода компаратора 14 а. на нормально закрытый ключ 15 осуществляется резапись числа из третьего во второй

регистр 3. Этот сигнал задерживается в элементе 16 задержки и обнуляет третий регистр 3, а также передается на первый вход элемента ИЛИ 17. Ес- 5Q ли число, поступившее на компаратор 14-2,не равно нулю, то сигнал с второго выхода компаратора 142. поступает на второй вход элемента ИЛИ 17. С элемента ИЛИ 17i сигнал задерживаство работает аналогично. Таким образом осуществляется перезапись чисел из нижних регистров в верхние.

После срабатывания (п-1)-го элемента 1ШИ 17, сигнал с его выхода подается на вход одновибратора 20 и на вход обнуления счетчика 19, По этому сигналу счетчик 19 обнуляется. Единичный сигнал с одновибратора 20 распределяется демультиплексором 22 по нескольким адресам, т.е. подаются сигналы на управляющие входы К последних нормально закрытых 13. Ключи 13, I3n.i ,... J13 . открываются, и числа из последних К регистров 3 поступают на элемент НЕ-И 23. Если не все числа равны нулю, то на выходе элемента НЕ-И 23 имеется нуль, который подается на элемент НЕ 24, и преобразуется в единичный сигнал, который, в свою очередь, поступает на информационный

вход нормально закрытого ключа 21. Ключ 21 открывается управляющим сигналом с одновибратора 20. Единичный сигнал с выхода ключа поступает на элемент ИЛИ 25, который срабатывает, пропуская единичный сигнал на счетчик 19. Счетчик 19 фиксирует этот сигнал и открывает первый нормально закрытый ключ 12. Устройство снова начинает переписывать числа из ,(+1)-х в i-e регистры 3. Это повторяется до тех пор, пока не рбнулятся последние К регистров 3. В этом случае на выходе элемента НЕ-И 23 появляется единичный сигнал, который подается на вход элемента НЕ 24, на управляющий вход блока 1 и выход 33

10

15

20

25

30

35

ное п-К. После включения устройства на его информационный вход 28 посл довательно подаются двоичные числа xp.,.,. Одновременно на вход 29 устройства поступают управляющи импульсы. Управляющий импульс с вх да 29 устройства подается на инфор мационный вход первого нормально о крытого ключа 37, на счетный вход первого счетчика 38 и на вход элемента 39 задержки, где импульс задерживается на время срабатывания блоков 41,42 и 47 - 49, т.е. на вр мя формирования адреса поступившег двоичного числа. 1Спюч 37 пропускае импульс,и второй счетчик 41 фиксирует его. Ключ 43 открыт, и двоичн число п с информационного входа кл ча 43, соединенного с входом 30 ус ройства, подается на первый вход п вого элемента ИЛИ 47. Элемент ИЛИ срабатывает и передает число п на установочный вход первого счетчика 38.

i

При поступлении первого импульс первый счетчик 38 фиксирует его и вьщает соответствуклцее число на св инфррмационньй выход. Ключи 44 и 4 закрыты. Число с выхода первого сч чика 38 проходит через открытый клю 46 и подается на вход второго элем та ИЛИ 49. Элемент ИЛИ 49 срабатывает и выдает на первый информаци- онньй выход 53 блока адрес 1 числ X,. Одновременно ключ 40 открывается импульсом из элемента 39 задержки, и число X, выдается на второй и

устройства. При поступлении единично-дп Формационный выход 54 блока. Затем на

го сигнала на вход НЕ 24 на его выходе появляется нуль и ключ 21 закрывается. Сигнал, поступивший на выход 33 устройства, разрешает подачу тактовых импульсов и К двоичных чисел ,, . ..,х ,, (j, на входы 28 и 29, устройства до появления сигнала на выходе 36 устройства. Рабочий цикл устройства повторяется вновь. Таким образом, оно срабатывает последовательно поступающие на его вход выборки чисел.

Блок 1 формирования адресов членов ряда работает следующим образом.

Перед началом работы на вход 30 устройства предварительно устанавливается двоичное число п, на вход 31 устройства - двоичное число К, на вход 52 блока - двоичное число, раввыход 29 устройства подается второй и пульс, а на вход 28 - второе двоичное число X г. Ключи 37 и 43 открыты Счетчики 41 и 38 фиксируют второй дс импульс. На информационсм выходе счетчика 38 появляется число 2, которое через открытый ключ 46, пост пает на вход элемента ИЛИ 49. Элемент ИПИ 49 срабатьшает, и на выход 53 блока появляется адрес 2 числа Второй импульс из элемента задержки поступает на управляющий вход первого нормально закрытого ключа 40, открывает его к на втором информационном выходе 54 блока одновременн с адресом появляется число х . При появлении следующего импульса и сле дующего двоичного числа работа блок повторяется до п-го импульса.

50

55

ное п-К. После включения устройства на его информационный вход 28 последовательно подаются двоичные числа xp.,.,. Одновременно на вход 29 устройства поступают управляющие импульсы. Управляющий импульс с входа 29 устройства подается на информационный вход первого нормально открытого ключа 37, на счетный вход первого счетчика 38 и на вход элемента 39 задержки, где импульс задерживается на время срабатывания блоков 41,42 и 47 - 49, т.е. на время формирования адреса поступившего двоичного числа. 1Спюч 37 пропускает импульс,и второй счетчик 41 фиксирует его. Ключ 43 открыт, и двоичное число п с информационного входа ключа 43, соединенного с входом 30 устройства, подается на первый вход первого элемента ИЛИ 47. Элемент ИЛИ 47 срабатывает и передает число п на установочный вход первого счетчика 38.

i

При поступлении первого импульса первый счетчик 38 фиксирует его и вьщает соответствуклцее число на свой инфррмационньй выход. Ключи 44 и 45 закрыты. Число с выхода первого счетчика 38 проходит через открытый ключ 46 и подается на вход второго элемента ИЛИ 49. Элемент ИЛИ 49 срабатывает и выдает на первый информаци- онньй выход 53 блока адрес 1 числа X,. Одновременно ключ 40 открывается импульсом из элемента 39 задержки, и число X, выдается на второй инФормационный выход 54 блока. Затем на

выход 29 устройства подается второй импульс, а на вход 28 - второе двоичное число X г. Ключи 37 и 43 открыты. Счетчики 41 и 38 фиксируют второй импульс. На информационсм выходе счетчика 38 появляется число 2, которое через открытый ключ 46, поступает на вход элемента ИЛИ 49. Элемент ИПИ 49 срабатьшает, и на выходе 53 блока появляется адрес 2 числа. Второй импульс из элемента задержки поступает на управляющий вход первого нормально закрытого ключа 40, открывает его к на втором информационном выходе 54 блока одновременно с адресом появляется число х . При появлении следующего импульса и следующего двоичного числа работа блока повторяется до п-го импульса.

В конце рабочего цикла на вход 28 устройства поступает двоичное число х„. а на вход 29 п-й импульс, который подается на счетньш вход счетчика 38, на вход блока 39 задержки и через открытый ключ 40 на счетный вход счетчика 41. Счетчик 41 фиксирует п-й импульс, и на его выходе переполнения появляется управляющий импульс. Второй нормально открытый ключ 43 закрывается, срабатьюает элемент НЕ 42, сигнал с которого закрывает первый нормально открытый ключ 37. Счетчик 38 фиксирует п-й импульс, на его выходе переполнения появляется единичный сигнал, который подается на управляющий выход 36 устройства и обнуляет счетчик 38. Поступление двоичных чисел импульсов по этому сигналу прекращается.

На информационном выходе счетчика 38 одновременно с управляющим сигналом появляется число, которое- через открытый ключ 46 подается на первый вход элемента ШШ 49. Элемент ИЛИ 49 срабатывает. На первом информационном выходе 53 блока появляется адрес п числа, а на втором инфор- мационном выходе 54 блока - само число Xf,. После этого блок 1 прекращает работу до появления единичного сигнала на входе 51 блока. По этому сигналу начинается поступление двоичных чисел Jx ,.. . ,х , j и управляющих импульсов в устройство.

При появлении сигнала на входе 51 блока открываются нормально закрытые ключи 44 и 45, нормально открытый КЛЮЧ 46 закрывается. Ключи 37 и 43 в это время закрыты. Через .открытый ключ 45 двоичное число К поступает н второй вход элемента ИЛИ 47, который - срабатывает и пропускает число на установочньй вход счетчика 38. Счетчик 38 фиксирует первый импульс, поступивший с входа 29 устройства, и передает число 1 на свой информационный выход. Число 1 через откры тый 1СЛЮЧ 44 поступает на первый вход сумматора 48, где складывается с числом п-К, поданным на второй вход сумматора. Полученная сумма (п-К)+1 представляет собой адрес поступив- шего на вход 28 устройства (п+1)-го числа х, . Первый импульс из блока 39 задержки подается на управляющий вход первого нормально закрытого клю

Q 5 0

5 О

0 5 Q ,

5

ча 40, открывает его, и число х,,,, передается на выход 54 блока. Одновременно срабатывает элемент Ш1И 49, на второй вход которого подано число из сумматора 48. На первьш информационный выход 53 блока выдается адрес числа. При поступлении второго импульса срабатывают элементы 38,44, 48 и 49, формируется адрес следующего числа. Задержанный в блоке 39 задержки импульс вновь открывает ключ 40 и на выходе 54 блока появляется двоичное число х,,. При этом рабочий цикл блока повторяется.

При поступлении К-го импульса на управляющем выходе счетчика 38 появляется сигнал, который обнуляет счетчик 38 и передается на выход 36 устройства, таким образом останавливается поступление двоичных чисел и импульсов. На информационном выходе счетчика 38 одновременно с управляющим сигналом появляется число К. Через открытый ключ 44 оно поступает на первый вход сумматора 48. Результат суммирования (п-К)+К подается на второй вход элемента ИЛИ 49 и далее передается на выход ( 53 блока. Одновременно импуЛьсом из блока 39 задержки открывается ключ 40 и на выходе 54 блока появляется двоичное число Хр. На этом работа блока., прекращается до поступления очередного сигнала с управляющего входа 51 блока.

Блок 11 работает следующим образом. Перед началом работы на выходе 31 устройства устанавливается двоичное число К. После пуска устройства адрес а числа поступает на информационный вход 60 блока. Однорве- меннр на синхронизирукмций вход 61 подается управляющий импульс, который поступает на вторые входы нормально закрытого ключа 58 и элемента И 57. Адрес а с входа 60 блока поступает на информационный вход нормально закрытого ключа 55 и на первый вход компаратора 56, где оно сравнивается с числом К. Если а г, iK, то сигнал с выхода компаратора 56 открьгоает ключ 58 и управляющий импульс подается на выход 62 блока. Этот импульс является сигналом обнуления соответствующего регистра 3. В случае, если , то сигнал с вы- компаратора 56 поступает на элемент И 57, который срабатывает, и

сигнал затем подается на выход 63 блока, а также на управляющий вход первого нормально закрытого ключа 55. Ключ 55 открывается, двоичное число поступает на первый вход вычи тателя 59, на второй вход которого подано число К, В вычитателе 59 определяется разность чисел ап-К, т.е вычисляется новый адрес а . Получен ный результат поступает на информационный выход 64 блока. При поступлении следующего числа работа блока повторяется.

Устройство реализует алгоритм мажорирования последовательно поступающих групп чисел, включакяций следующие операции:

формирование групп из последовательно поступающих чисел (х.

X ), первая из которых состоит из п чисел, а остальные - из К, где К- заданный шаг скольжения,,2, ,,,,п

формироваьше соответствующего адреса (а,..., а. ) для каждого числам

упорядочение чисел, относящихся к группе Xf xi,...,x,(B порядке убывания (возрастания), т.е. построение вариационного числа из К чиселJ

выделение срединного (медианного

f

члена вариационного ряда х ined(x ,, . .. J х) ;

избирательное стирание К чисел с сохранением их упорядоченности.

Формула изобретения

g

0

5

0

5

0

5

0

5

группа из (п-1; элементов задержки, группа элементов ШМ, третья группа из (п-2) элементов задержки, одно- вибратор, ключ, демультиплексор, элемент НЕ-И, элемент НЕ, два элемента ИЛИ, выходной регистр, блок формирования адресов членов ряда, содержащий шесть ключей, два счетчика,. элемент задержки, элемент НЕ, два элемента ИЛИ, сумматор, причем в блоке формирования адресов членов ряда информационный вход первого ключа соединен со счетным входом первого счетчика, с входом элемента задержки и является тактовым входом устройства, выход элемента задержки соединен с управляющим входом второго ключа, информационный вход которого является информационньм входом устройства, выход первого ключа соединен со счетньм входом второго счетчика, выход переполнения которого соединен с входом элемента НЕ и с управляющим входом третьего ключа, информационный вход которого соединен с входом задания начального состояния второго счетчика и является входом задания числа членов вариационного ряда устройства, выход элемента НЕ соединен с управляющим входом первого ключа, информационный вход четвертого ключа является входом задания числа членов скользящего вариационного ряда устройства, выходы третьего и четвертого ключей соединены соответственно с первым и вторь входами первого элемента ИЛИ, выход которого соединен с входом задания начального состояния первого счетчика, выход переполнения которого соединен с входом обнуления первого счетчика и является выходом окончания записи членов ряда устройства, информационный выход первого счетчика соединен с информационными входами пятого и шестого ключей выход пятого ключа соединен с первым входом сумматора, второй вход которого является входом задания разрядности числа членов вариационного и скользящего вариационного ряда устройства, выходы щестого ключа и сумматора соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход второго элемента ИЛИ блока формирования адресов членов ряда соединен с первыми входами с первого по г-й (г - разрядность адреса, натуральное число) элементов И-НЛИ с первой по п-ю групп, выход второго ключа блока формирования адресов членов ряда соединен с первыми дами компараторов первой группы и первыми нкодами с.(г+1)-го по т-й элементов H-I-LTM с первой по п-ю групп, вторые, входы i-ro (,2,,.., n) компаратора первой группы соеди- иены с выходом старших разрядов регистра, разрядные выходы j-ro (j 1,2,...,п-1) регистра соединены с вторыми входами соответствующих элементов И-ШШ (3 + 1)-й группы, выходы элементов И-ИЛИ i-й группы соединены с соответствующими информационными разрядными входами i-ro регистра, выход элемента задержки блока формирования адресов членов ряда соединен со счет ным входом первого счетчика, с входом первого элемента задержки первой группы, выход j-ro элемента задержки первой группы соединен с входом (n-j|-ro элемента задержки первой группы, с первыми входами (n-j)-го элемента И первой группы и (n-j-l)-ro элемента И второй группы, первые входы п-го элемента И первой группы и (n-l)-ro элемента И второй группы соединены с выходом элемента задержки блока формирования адресов членов ряда, выход Больше или равно К-го компаратора соединен с вторыми входами J-X элементов И первой и второй групп, выход Меньше К-го компаратора соединен с третьим входом (j+l) го элемента И первой группы, выход .1-го (,3,...,п) элемента И первой группы соединен с третьими входами элементов И-Ш1И 1-й группы, выход первого элемента И первой группы соединен с вторыми входами элементов И-ИЛИ первой группы, выход j-ro элемента И второй группы соединен с четвертыми входами элементов И-ИЛИ (j+1)-й группы, группы старших и младших разрядов входа задания Hd- чального состояния первого счетчика подключены соответственно к входам задания числа членов вариационного ряда и скользящего вариационного ряда устройства, выход переполнения первого счетчика соединен с входом дополнительного элемента задержки и первыми входами элементов И третьей группы, выход дополнительного элемента задержки соединен с синхронизи0

5

0

5

0

5

0

5

0

5

рующими входами блоков сравнения групп, первые информату онные разрядные входы i-ro блока сравнения соединены с выходами соответствующих разрядов i-ro регистра, вторые информационные входы блоков сравнения подключены к входу задания числа членов скользящего вариационного ряда устройства, q-й (,2,...,г) информационный разрядный выход i-ro блока сравнения соединен с q-м информационным разрядным вкодом i-ro регистра, выход Меньше ипи равн о i-ro блока сравнения соединен с тактовым входом i-ro регистра, р-й (р г + 1,..., r+m) разрядный выход К-го регистра соединен с (р-г)-ми информационными разрядными входами К-х ключей первой и второй групп, р-й разрядный выход п-го регистра соединен с (р-г)-м информационным разрядным входом п-го ключа второй группы, выход К-го ключа первой группы соединен с первым входом К-го компаратора второй группы, второй вход которого подключен к шине нулевого потенциала, выход Меньше или равно К-го компаратора соединен с управляющим входом К-го ключа третьей группы и с входом К-го элемента задержки второй группы, выход которого соединен с (г+1}-го по (г+т)-й разрядными входами (К+1)-го регистра и с первым входом К-го элемента ИЛИ группы, второй вход которого соединен с вторым входом К-го компаратора, (р-г)-й информационный разрядный вход К-го ключа третьей группы соединен с р-м разрядным выходом (К+1)-го регистра, выход К-го ключа третьей группы соединен с информационным входом К-го регистра, выход t-ro (,2,...,п-2) элемента Ш1И группы соединен с входом t-ro элемента задержки третьей группы, выход которого соединен с управляющим входом (t+1)-ro ключа первой группы, управляющий вход первого ключа первой группы соединен с выходом переполнения второго счетчика, выход (n-l)-ro элемента ИЛИ группы соединен с входом обнуления второго счетчика и входом одновибратора, выход которого соединен с управляющим входом ключа и с информационньм входом демультиплексора, адресный вход которого подключен к входу задания числа членов скользящего вариационного ряда устройства, выходы демуль- типлексора соединены с управляющими входами соответствующих ключей второй группы, выходы которых соединены с соответствующими входами элемента НЕ-И, выход которого соединен с входом элемента НЕ, с управляющим входом четвертого ключа блока формирования адресов членов ряда и является выходом окончания цикла сортировки устройства, выход элемента НЕ соединен с информационным входом ключа, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ, выход первого элемента ИЛИ соединен со счетным входом второго счетчика вход задания начального состояния которого под- ключен к шине единичного потенциала, первый и второй входы второго эле- мента ИЛИ соединены соответственно с выходом Меньше или равно и выходом Больше первого блока сравне- ния, р-й разрядньй выход (п-1/2)+ +lj-ro регистра соединен с вторым входом (р-г)-го элемента И третьей группы, выход которого соединен с

выходного регистра, выход которого является выходом медианы устройства

Составитель В, Орлов Редактор В.Петраш Техред Л.Сердюкова

Заказ 6760/51

Тираж 668

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул, Гагарина, 101

Корректор И.Муска

Подписное