Устройство для сопряжения К процессоров с группой абонентов Советский патент 1989 года по МПК G06F13/00 

Изобретение относится к вычислительной технике и может быть использовано для управления обменом информацией между процессорами пульта управления ЭВМ (в дальнейшем управляющими процессорами) и узлами электронной вычислительной машины (в дальнейшем абонентами).

Целью изобретения является повышение производительности за счет обеспечения одновременной работы нескольких процессоров с абонентамио

На фиг о 1 представлена функциональная схема устройства; на фиг,2,3,4 - функциональные схемы узла управления, коммутатора выходной информации,узла сравнения номера абонента; на фиго5, 6,.7 - временные диаграммы сигналов управления, формируемых на выходах узлов управления для осуществления

в устройстве соответстбанно выбора абонента, передачи и приема информации,

Устройство содержит (фиг.1) К блоков 1 обменаа

Каждый блок 1 обмена содержит буферный регистр 2 адреса, буферный регистр 3 информации, узел 4 управления, буферный регистр 5 кода номера абонента, регистр 6 кода номера абонента, дешифратор 7 номера абонента. Устройство также содержит коммутатор 8 адреса, коммутатор 9 выходной информации, коммутатор 10 строба сопровождения, коммутатор 11 входной информации, узел 12 сравнения номера абонента

На фиг о обозначены входы, выходы и внутренние связи устройства 13-37.

СЛ tN9

to

Узел 4 управления содержит , (фиго2) сдвиговый регистр 38, элемент И-ИЛИ 39, элементы ИЛИ 40,41, элементы И 42 - 49, триггеры 50,51 Коммутатор 9 выходной информации содержит (фигоЗ) группу элементов И 52, группу элементов ИЛИ 53.

Узел 12 сравнения абонента содержит (фиг.4) г руппу дешифра jTOpos 54 кодов номера абонента,,груп- пу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 55,элемент ИЛИ 36 о

На фиГв 3,4 обозначено число процессоров К, разрядность информации Н,-число абонентов Мо

Буферный регистр 2 адреса предназначен для хранения адреса, по которому а абоненте должна быть записана .или считана информация, которьй поступает на адресный вход устройства из управлящего процессора.

Буферный регистр 3 информации . пред,назначен для приема и временного хранения кода номера абонента или ин формации, которые поступают на формационный вход 13 иэ управляющего процессора или для приема и хранения информации, принятой от абонента через коммутатор 11 входной штформации в зависимости от наличия управляющие : сигналов

Узел 4 управления предйазначеи дл приема управляющих сигианов Запуск Прием, Передача J Выбор абонента из управляющего процессора соответственно через входы 14 - 17, синхросигнала через вкод 18, сигнала 29 ,Занесение из узла сравнения номера абонента и выработки у правлйющих сигналов на цепях 23, 32, 33, 34, 35, 36, 37, предназначенных для реализа- I ции алгоритма рабо лл устройства, а : также сигнала 31 Занято, Буферный регистр 5 кода номера : абонента предназначен для приема и временного хранения кода номера абонента, принятого из буферного регистра 3 информации, и передачи его I в регистр 6 кода номера абонента и в узел 12 сравнения номера абонента-.

Регистр. 6 кода номера абонента предназначен для приема и хранения i кода номера абонента, принятого из буферного регистра 5 кода номера : абонента, и вьщачи его в дешифратор ; 7 номера абонента.

Узел 12 сравнения номера абонен- ; та предназначен для приема и срав

0

5

0

5

0

5.

0

5

нения кодов принимаемого и занятого номеров абонентов и выдачи запрещающего сигнала в случае совпадения кодов.

Коммутатор 8 адреса служит для приема из буферных регистров 2 адресов и передачи их абоне1гтам по цепям 20 адресных выходов устройства, в зависимости от управляющих сигналов на цепях 27 о Коммутатор 9 выходной информации предназначен для приема из буферных регистров 3 информации и передачи информации по цепям 22 информационных выходов в зависимости от управляющих сигналов на цепях 27о

Коммутатор 10 строба сопровождения служит для приема и передачи абонентам стробов сопровождения по цепям 24 выходов стробов сопровождения устройства в зависимости от управляющих сигналов на цепях 27 о

Ко1 Шутатор 1 1 входной информации предназ начен для приема от абонентов и передачи информации для управляющих процессоров в регистры 3 1Ифор- мации по цепям 2.6 выходной шгформа- ции коммутатора 11 входной информации в зависимости от управляющих сигналов на цепяк 27

Устройство работает следзтощим образом

Перед началом обмена устройство подключается к абоненту, для чего из управляющего процессора на информационные входы 13 устройства выставляется код номера абонента, в узел 4 управления поступают сигналы на вход 14 и вход 17о По сигналу на входе 14 сдвиговый регистр 38 начинает вырабатьгоать последовательность тактовых импульсов о По тактовому сигналу с первого выхода сдвигового регистра 38 на выходе 32 элемента ИЛИ 40 формируется сигнал управления записью информации (кода номера абонента) в буферный регистр 3 информации из управляющего процессора,, По тактовому сигналу со второго вьпсода сдвигового регистра 38 на выходе 36 элемента И 48 формируется сигнал управления занесением информации с регистра 3 информации в буферный регистр 5 кода номера абонента Информация с регистра 5 кода номера абонента поступает на соответствующую группу 28 информа- ционньк входов узла 12 сравнения номера абонента, где она сравнивается

515

с информацией других регистров 5 кода номера абонентов При совпадении информации узел 12 сравнения номера абонента вырабатывает единичный сигнал на выходе 29, который поступает на вход триггера 51 узла 4 управления По тактовому сигналу с третьего выхода сдвигового регистра 38 на выходе элемента И 47 вЫрабатьтается уп равляющий сигнал, поступающий на синхровход триггера 51 узла 4 управления, устанавливающий триггер 51 в единичное состояние, единичный выход которого поступает на выход 31 уст- ройства, сообщая управляющему процессору о занятости абонента. По тактовому сигналу с четвертого.выхода сдвигового регистра 38 на выходе 35 элемента И 49 формируется сигнал сброса, осуществляющий сброс буферного регистра 5 кода номера абонента, и подключения к абоненту не происходит,

По тактовому сигналу с четвертого выхода сдвигового регистра 38 и нулевом .состоянии триггера 51 на выходе 37 элемента И 44 формируется сигнал управления занесением информации с буферного регистра 5 кода номера абонента н регистр 6 кода номера абонента Информация с регистра 6 кода номера абонента дешифрируется дешифратором 7 номера абонента и поступает на группы. 27 управляющих входов коммутаторов адреса, выходной информации, строба сопровождения и входно информации, осуществляя подключение к соответствующему абоненту На этом режим подключения к абоненту закан- чиваетсЯо Временная диаграмма формирования сигналов управления на выходах блока 3 управления при выборе абонента приведена на

Дпя передачи информации управляющий процессор выдает в узел 4 управления сигналы на входы 16 и 14 соответственно По этим сигналам запускается узел 4 управления и в соответствии с вырабатьшает последова

тельность сигналов управления на выходах 32, 34, 23

По сигналу на входе 14 сдвиговый регистр 38 начинает вырабатывать последовательность тактовых сигналов По тактовому сигналу с первого выхода сдвигового регистра 38 на выходе 32 элемента ИЛИ 40 формируется сигнал управления записью информации

Q 0

5 g «

5

0

5

76

в буферный регистр 3 информации из управляющего процессора, которая поступает на группу входов 21 коммутатора выходной информации и в зависимости от дешифрированного кода номера абонента вьщается по одному из группы 22 информационных выходов устройства к абоненту По второму тактовому сигналу со второго выхода сдвигового регистра 38 на выходе элемента ИЛИ 39 узла 4 управления вырабатывается сигнал, по которому из управляющего процессора по входу в буферный регистр 2 адреса записывается адрес регистра абонента, в который передаваемая информация должна быть принята и с выхода буферного регистра 2 адреса через коммутатор 8 адреса и подключенный выход из группы 20 адресных выходов в зависимости от дешифрированного кода номера-абонента вьщается подключенному абоненту, а также сигнал со второго выхода сдвигового регистра 38 через элемент И 46 поступает на вход триггера 50, который по заднему фронту этого сигнала устанавливается в единичное состояние. Сигнал с выхода триггера 50 узла 4 управления через коммутатор 10 строба сопровоящйния и подключенный в зависимости от дешифрированного кода номера абонента выход из группы 24 выходов строба сопровождения поступает в выбранный абонент и стробирует прием передаваемой через устройство информации по указанному адресу По заднему фронту четвертого тактового сигнала с четвертого выхода сдвигового регистра 38,поступающего на синхровход триггера 50 че- .рез элемент ИЛИ 41, триггер 50 устанавливается в нулевое состояние На этом режим передачи .информации из управляющего процессора к абоненту заканчивается

Дпя приема информации управляющий процессор выдает в узел 4 управления сигналы на входы 15 и 14 соответственно, по которым он вырабатывает сигналы управления на выходах 34,33, 23 (фиг.7). По сигналу на входе 14 сдвиговый регистр 38 начинает выраба- тьшать последовательность тактовых сигналов По тактовому сигналу с первого выхода сдвигового регистра 38 на выходе 34 элемента И-ИПИ 39 формируется сигнал управления приемом адреса, по которому из управляющего процессора. по входу в буферный регистр 2 записывается адрес регистра абонента, из которого должна быть считана информация, и с выхода буферного регистра 2 адреса через коммутатор 8 адреса и подключенный выход из группы 20 адресных выходов в зависимости от дешифрируемого кода номера абонента выдается подключенному абоненту. По второму тактовому сигналу со второго выхода сдвигового регистра 38 через элемент И 46 и элемент ИЛИ 41 формируются управлягацие сигналы,устанавливающие триггер 50 в единичное состояние с выхода которого через выход 23 формируется сигнал строба сопровождения, который через коммутатор О строба сопровождения и подключенный в зависимости от дешифрируемого кода номера абонента выход из группы 24 выходов строба сопровождения поступает в выбранный абонент, стробируя выдачу информации от абонента по з азанному адресу. Информация от абонента через подключенный вход из группы 25 информационных входов устройства через коьшутатор 11 входной информации поступает на второй 1П1формационный вход регистра Зр Сигнал на выходе 33 узла 4 управления формируется на выходе элемента И 45 по тактовому сигналу с третьего выхода сдвигового регистра 38, по которому принимается }жформация в буферный. регистр 3 информации, и с .выхода 30 поступает в управляющий процессор„По заднему фронту четвертого тактового сигнала с четвертого выхода сдвигового регистра 38, поступагощего на синхровход триггера 50 через элемент

ИЛИ 41, триггер 50 устанавливается в. нулевое состояниео На этом релдам прив

ма информации от абонента к управляющему процессору заканчивается,

Формула изобретения

50

1, Устройство для сопряжения К процессоров с группой абонентов,содержащее коммутатор адреса, коммутатор строба сопровохадения, первый блок обмена, включающий в себя буферный регистр адреса, буферный регистр информации, регистр кода номера абонента, дешифратор номера абонента,узел управления, причем группы информационных выходов коммутатора адреса и коммутатора строба сопровождения образу

0

5

0

5

0

5

0

ют группы выходов устройства для подключения соответственно к адресным входам и стробирующим входам абонентов группы, информационныр вход буферного регистра адреса, первый информационный вход и первый информационный выход буферного регистра информации первого блока обмена являются входами и выходами устройства для подключения соответственно к адресному выходу, информационным выходу и входу первого процессора, первый, второй, третий, четвертый входы логш1еского условия, синхровход и первый выход узла управления первого блока обмена являются входами и выходами устройства для подключения соответственно к.выходам запуска,управления приемом, управления передачей, управления выборкой, сштхровхо- Ду и к входу готовности первого про- цессора, отличающееся тем, что, с целью повышения производительности за счет обеспечения одновременной работы нескольких процессоров с абонентами, в устройство введены К-1 блоков обмена, коммутатор выходной информации, коммутатор входной информации, узел сравнения номера абонента, причем в каждый блок обмена введен буферньп регистр кода номера абонента, при этом группа информационньгх выходов ког-мутато- ра выходной информации и группа информационных входов коммутатора входной информации образуют группы выходов и входов устройства для подключения соответственно к информационным входам и выходам абонентов группы, информационный вход буферного регистра адреса, первьй информационный вход и первый шгформационный вы-- ход буферного регистра информащп i-го блока обмена (i 2, К) являются входами и выходами устройства дяя подключения соответственно к адресному выходу, информационным выходу и входу i-ro процессора, первый,второй, третий, четвертый пходы логического условия, синхровход и первый выход узла управления i-ro блока обмена являются входами и выходами устройства для подключения соответственно к выходам запуска, -управления приемом, управления передачей,управления выборкой, синхровыходу и к входу готовности i-ro. процессора,причем ннформационньй выход буферного регистра адреса j-ro блока обмена (j 1, к) соединен с j-м информационны входом коммутатора адреса, j-й управляющий вход которого соединен с j-MH управляющими входами коммутатора входной информации, коммутатора выходной информации, коммутатора строба сопровождения и с выходом дешифратора номера абонента j-ro блока обмена, второй информационный выход буферного регистра информации J-ro блока обмена соединен с информационным входом буферного регистра кода номера абонента J-ro блока обмена и C-J-M информационным входом коммутатора выходной информации, второй выход узла управления J-ro блока обмена соединен с J-M информационным входом коммутатора строба сопровождения второй информационный вход буферного регистра информации J-ro блока обмена соединен с J-M информационным выходом коммутатора входной информации информационный выход буферного регистра кода номера абонента J-ro блока обмена соединен с информационным входом регистра кода номера абонента J-ro блока обмена и с J-M информационным входом узла сравнения номера абонента, выход которого соединен с пятыми входами логического условия узлов управления всех блоков обмена, при этом в каждом блоке обмена информационный вход дешифратора номера абонента соединен с информационным выходом регистра кода номера абонента, вход записи которого соединен с третьим выходом узла управления,четвертый выход которого соединен с входом записи буферного регистра кода номера абонента, установочный вход которого соединен с установочным входом регистра кода номера абонента и с пятым выходом узла управления, шестой, седьмой и восьмой выходы которого соединены соответственно с входом записи буферного регистра адреса, с первым и вторым входами записи буферного регистра информации.

2 Устройство по п.1, о т л.и - чающееся тем, что узел управления содержит сдвиговый регистр,два триггера, восемь элементов И, два элемента ИЛИ, элемент И-ИЛИ, причем

0

5

0

5

0

5

0

5

0

синхровход и информационный вход сдвигового регистра являются соответственно синхровходом и первым входом логического условия узла, первый вход первого элемента И соединен с первым входом элемента И-ИЛИ и является вторым входом логического условия узла, первый вход второго элемента И соединен с вторым входом элемента И-ШИ и является третьим входом логического условия узла, первый вход третьего элемента И соединен с первыми входами четвертого, пятого элементов И и является четвертым входом логического условия узла, информационный вход первого триггера является пятым входом логического условия узла, единичный выход первого триггера соединен с первым входом шестого элемента И и является первым вькодом узла, выходы второго триггера, седьмого, третьего, шестого элементов И, элемента И-ИЛИ, первого элемента И, первого элемента ИЛИ являются соответственно BTopEjM,. третьим, четвертым, пятым, шестым, седьмым, восьмым выходами узла, при этом в узле управления первый и второй входы первого элемента ИЛИ соединены соответственно с выходами второго и пятого элементов И, вторые входы которых соедине- ны с третьим входом элемента и с первым вьгходом сдвигового регистра, второй выход которого соединен с четвертым входом элемента И-ИПИ, с вторым входом третьего элемента И

и с первым входом восьмого элемента И, выход которого соединен с информационным входом второго триггера и с первым входом второго элемента ИЛИ, выход которого соединен с синхровходом второго триггера, третий выход сдвигового регистра соединен со вторым входом первого элемента И и с вторым входом четвертого элемента И, выход которого соединен с синхровхо-. дом первого триггера, нулевой выход которого соединен с вторым входом восьмого элемента И и с первым входом седьмого элемента И, второй вход которого соединен с вторыми входами шестого элемента И и второго элемента ИЛИ, с четвертым выходом сдвигового регистра.

22

1522217

2А25

t tt t

nibl

Изобретение относится к вычислительной технике и может быть использовано для управления обменом информацией между процессорами пульта управления ЭВМ и узлами электронной вычислительной машины. Целью изобретения является повышение производительности за счет обеспечения одновременной работы нескольких процессоров с абонентами. Устройство содержит коммутатор адреса, коммутатор входной и выходной информации, коммутатор стробов сопровождения, узел сравнения номера абонента, блок обмена, состоящий из узла управления, буферного регистра адреса, буферного регистра информации, буферного регистра кода номера абонента, регистра кода номера, дешифратора номера абонента. 1 з.п.ф-лы, 7 ил.

. Фиа1

JLL

If

I

5J/V

H

53U

H

1

Фиг.Ъ

tpusA