Комбинационный сумматор Советский патент 1989 года по МПК G06F7/50 

ocHlJ о 4L«4JH В 417

(Л

:л

N5

8 в

И-чобргтение отжтсится к В1,1числи- тельной технике и быть нсполь- зоваис; в прО ;ессорах цифровых ЭВМ.

11ель н: обречокия - повышение 6hiCT- liOHC iv ; рнч и надежности нчмОина цнон- нот о cvMMtiTopa яа счет индикации моментов окончания 1ереходнь х процес- с он ,

Ча черт вже предстайле}1а схема одного рапряда комбинационного сумматора .

Каждч:Г| разряд комбинационного с ум- матс ра содержит MOfI-транзисторы 1-28, наг рузочнме элементы 29-32, элементы НЕ 33-34, входы ирчм.х и инверсных значений первого а, а и второго Ь, Ь счл;пемь х и :к-реноса из предыдущего раэр5 ;|,а р, п, вькод.ы прямых и инверс- f&ix мначенц cvj4Mbi данного разряда S j, 5 и т;ереноса в , след тощий разряд р , р ,

Сумматор работает следуюишм обра ЗОИ,

В янтерва. времени мехэду двумя гюследовательнь ми сv-ммироврниями сумматор находи .ся в инер1ном состоянии, при KoTopo.i на входы каждого разряда попог- ся глед -к-1 1тяя комбина1;ия аход-- яых ciit налор ; , . При эгс:м транзисторы -26 закрыты и на iiT. lyr - iii устанавливаются нулевые зНгТчени ь , i на вьг/одах пе- - единх чпые р . .

Если ма нходы разряда сумматора подается едииичны11 ра бочий набор сигналов и , то транзисторы 1-8 открьзаются и на вьглоде

входе леме;(та liE 33 устанаили- д0

входе DjicMeirra НЕ 34 сохраняется значение О до тех пор, пока все входы сумматора не возвращаются в инертное

состояние.

Если на нходы разряда сумматора подается рабочий набор сигналов, в котором значение I появляется на

одном прямом и двух инверсных входах (например, и ), то на нходс элемента НЕ 33 устанавливается значение О, а на его выходе s - значение 1, в результате чего открываются транзисторы 19, 20 и 9 и на вь ходе р устанавливается значение О. Так как один из транзисторов 27 и 28 открыт и два из транзисторов 23 - 26 также открыты, значение О

на входе элемента НЕ 33 сохраняется до тех пор, пока все входы сумматора не возврап(аются в инертное состояние.

Если на входы разряда сумматора подается рабочий набор сигналов, в котором значение 1 появляется на двух прямых и одном инверсном входе (например, и ), то на элемента НЕ 34 появляется значение О, а на его выходе s - значе- 1, Б результате чего открываются транзисторы 21, 22 и 18 и на вь1ходе iJ устанавливается значение О, Так как один из транзисторов 27 и 28 открыт и два из транзисторов 23- 26 также открыты, значение О на входе элемента НЕ 34 сохраняется до тех пор, пока все входы сумматора не возвращаются в инертное состояние.

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретения - повышение быстродействия и надежности комбинационного сумматора за счет индикации моментов окончания переходных процессов. Комбинационный сумматор содержит в каждом разряде двадцать восемь МОП-транзисторов 1 - 28, четыре нагрузочных элемента 29 - 32 и два элемента НЕ 33, 34. Сигналы на парафазных выходах суммы сумматора используются для индикации моментов окончания переходных процессов. 1 ил.

заетгя зчачееи шпч-нлиапа. соответ- стзуогдее логическому О, а на выхс;- де s - тнпченпе 1. При этом от- крмВ Ч1 ся транчнс1оры 1У и 20-и, пос тэльк транзисторы 23, 24 и 27 также открыты, на элемента НЕ 33 сохраняется значение ;0 до тех пор, г;ока все входы сумматора не роз:)р--ти;аь: тс. о инертное состояние.

Ecjivi и;) )ды ptrj ря,;г,л сумматора п.одается нулевой рабочий набор сигналов 0 и , го oTKpi.i- ваютсл транзисторы 1 Г--17 и на выходе, р и входе элемента НЕ 3 появлн€тс:я значение (), а на вых1.де s - значение 1. При зтом открь вак1тся транзисторы 2 и 22 и поскольку транзисторы 7.5, 2f; и 28 1акжс открыты, )(л

Таким образом, рабочее состояние Бг. ходов S И 3 каждого разряда сумматора устанавливается только после , как все его входы переходят из инертного состояния в рабочее. При ТОМ рабочее состояние выходов переноса в следующий разряд р и р проверяется в следующем разряде. Переход

вн1ходов s и s каждого разряда из рабочего состояния в инертное происходит после того, как на всех его входах устанавливается инертное состояние. Поэтому в предлагаемом сумматоре индикация моментов окончания переход

ных ripori,eccoB осуществляется по состоянию прямых и инверсных выходов суммы всех разрядов и переноса из старшего разряда.

р м у л а

б р е т с н н я

15

Комби)1аци«Н11ый сумматор, содержащий н каждом разряде восемнадцать МОП-транзисторов и четыре нагрузочных элемента, причем затворы первого второго, третьего и четвертого транзисторов объединены и подключены к прямому входу псрыого слагаемого данного разряда суммгятора, а затворы пятого, шестого, седьмого и восьмого транзисторов - к прямому входу второго слагаемого данного разряда сумматора, затвор девятог-о транзистора соединен с прямым выходом суммы данного разряда сумматора, затворы десятого, одиннадцатого, двенадцатого и тринадцатого транзисторов объединены и подключены к инверсному входу первого слагаемого данного разряда сумматора, а затворы четырнадцатого, пятнадцатого, шестнадцатого и семнадцатого транзисторов - к инверсному входу второго слагаемого данного разряда сумматора, затвор восемнадцатого транзистора соединен с инверсным выходом суммы данного разряда сумматора, первый вьшод первого нагрузочного элемента соединен с истоками первого и десятого транзисторов, первый вьюод второго нагрузочного элемента соединен с истоками второго и одиннадцатого транзисторов, первьш вьшод третьего нагрузочного элемента соединен с истоками третьего, четвертого, восьмого транзисторов и с инверсным выходом переноса в следующий разряд сумматора, первый вьшод четвертого нагрузочного элемента соединен с истоками двенадцатого, тринадцатого, семнадцатого транзисторов и с прямым выходом переноса в следующий разряд сумматора, стоки первого и одиннадцатого транзисторов соединены между собой и с истоками пятого и пятнадцатого транзисторов, стоки второго и десятог транзисторов соединены между собой и с истоками шестого и четырнадцатого транзисторов, сток третьего транзистора соединен с истоком седьмого транзистора, исток восемнадцатого транзистора соединен со стоками четвертого и восьмого транзисторов, сток двенадцатого транзистора соединен с истоком шестнадцатот о транзистора, исток девятого транзистора соединен со стоками тринадцагого и семнадпа1527630

10

15

20

25

30

5

0

5

0

5

того транзисторов, стоки пятого н чст1.1рн 1дцатого транчис торов объединены и подключены к иннерс)111му входу переноса из предьщушего разряда сумматора, а стоки шестого и пятнадцатого транзисторов - к прямому входу переноса из предыдущего разряда сумматора, стоки седьмого, девятого, шестнадцатого и восемнадцатого транзисторов объединены и подключены к обцей шине сумматора, шина питания которого подключена к вторым выводам всех нагруз(5чных элементов, о т л и - чающийся тем, что, с целью повышения быстродействия и надежности комбинационногч) сумматора за счет индикации моментов окончания переходных процессов, р каждый разряд сумматора введены два элемента НЕ и десять МОП- трзнзисторов, причем исток первого транзистора соединен с истоками девятнадцатого, двадцато1 о транзисторов и с входом первого элемента НЕ, выход которого соединен с прямым выходом суммы данного разряда сумматора и с затворами девятнадцатого и двад- цатог о транзисторов, исток второго транзистора соединен с истоками двадцать первого и двадцать второго транзисторов и с входом второго элемента НЕ, выход которого соединен с инверсным выходом суммы данного разряда сумматора и с затворами двадцать первого и двадцать второго транзисторов, стоки девятнадцатого и двадцать первого транзисторов соединены между собой и с истоками двадцать третьего, двадцать четвертого, двадцать пятого и двадцать шестого транзисторов, стоки которых объединены и подключены к общей шине сумматора, а их затворы соединены и подключены соответственно к прямым и инверсным нходам пер-; вого и второго слагаемых данного разряда сумматора, стоки двадцатого и двадцать второго транзисторов соединены мёяду собой и с истоками двадцать седьмого и двадцать восьмого транзисторов, затвор двадцать седьмого транзистора соединен с истоком двадцать восьмого транзистора и с прямым входом переноса из предыдущего разряда сумматора, затвор двадцать восьмо -о транзистора соединен с истоком двадцать седьмого транзистора и с инверсным входом переноса из предыдуще1-о разряда сумматора,