Устройство для контроля программ Советский патент 1989 года по МПК G06F11/28 

СП N9

СО

tc to

: Изобретение относится к вычисли- технике и может найти примене н|ие в микропроцессорных измеритель- н|ых и управляющих системах, : Целью изобретения является упроще- Цие устройства,

: На чертеже представлена функцио- альная схема устройства для котроля :рограмм.|

Устройство содержит счетчики 1 и 2 мпульсов,.выходы счетчика 1 соедине- ы с адресными входами блока З.пос- оянной памяти, .третья группа инфор- гационных выходов 4 которого являет- :я выходом метки сегмента, первая и (торая- группы информационных выходов лока 3 соединены соотвественно с аходами 5 схемы сравнения 6 и входа- ш 7 схемы 8 сравнения, выходы счетчика :оединены со входами 9 схемы 8 срав- 1ения и входами 10 схемы 6 сравнения, вход 1I тактовых импульсов соединен со счетным входом счетчика 2, группа адресных входов 12 соединена с входами дешифратора 13,, выход которого соединен с входом установки в нулевое состояние счетчика 1, входом 4 элемента ИЛИ 15, а также входом становки в единичное состояние второго триггера 16, выход триггера 16 соединен с входом разрешения счета счетчика 2, вход .17 контрольного признака работы программы устройства соединен с входом элемента 18 задержки JH с тактовым входом-.первого триггера |19} инверсный выход кпторого соединен |с входом 20 элемента И 21, выход эле- jмента И21.соединен со счетным вхо- |дом счетчика 1 импульсов, а выход эле I мента 18 задержки соединен с вхо- I дом 22 элемента И21 и входом 3. эле- iмента ИЛИ 15, выход которого соединен : с входом установки в нулевое состоя- : ние счетчика 2 и входом установки в t единичное состояние третьего триггера 24, информационный вход которого соединен с входом 25 потенциала О,а I тактовый вход триггера 24 соединен с выходом схемы 8 сравнения, выход триггера 24 соединен с информационным входом триггера 9, вход установки в единичное состояние которого соединен с выходом схемы 6 сравнения} а прмой выход 26 триггера 19 ягляется выходом сбоя работы программы,

Устройство осуществляет контроль выполнения программ в микропроцессорных измерительных и управляющих сис

темах, в которых программа циклически повторяется. Циклический характер работы программы в этих системах обусловлен обработкой перемеш1ых данных по неизменному алгоритму, что позволяет использовать-программно сформированные импульсы дпя .контроля времени выполнения программы, Дпя контроля берется готовая полностью отлаженная программа, представляющая собой некоторую последовательность команд, которая разбивается на несколько тестируемых участков - сегментов. Программные сегменты выполняются в определенной последовательности, время, затрачиваемое на выполнение, измеряется в периодах тактовых импульсов, что дает возможность с необходимой точностью определить это время s причем конец калодого программного сегмента обозначается . появлением на входе признака работы устройства контрольного импульса, программно сформированного микропроцессорной системой,

Пропадание контрольного импульса свидетельствует об останове программы или :-зацикливании ее на участке гфограммного сегмента, не содержащем команд, формирующих контрольный импульс, С другой стороны, появл.ение контрольного импульса раньше, минимального времени выполнения программы свидетельствует о зацикливании ее на участке программного сегмента, содержащем команды, формирующие контроль- ньй импульс,

Каждому и з сегментов ставится в соответствие метка ,2,3.,,n и спи

сок вида Т;„,,, , где Т; и Т; «Y,; у, максимальное и минимальное время выполнения i-ro сегмента, Вре- ( так mlv определяется из времени выполнения команд, входящих в i-й сегмент. Метка сегмента 1, максимальное и минимальное время выполнения i-ro сегмента,Т; Т; ;„ в виде кодов записьшается по i-му адресу блока 3 постоянной памяти. Таким образом, в ячейках памяти ,2,,,,п записываются коды программных меток соотвественно 1,2,,,п -сегментов и соответствующие, им коды максимального времени выполнения сегментов,

Высокая помехозащищенность и достоверность вычислений программных сегментов обеспечивается за счет дублирования результатов промежуточшЗх

вычислений, например записи их в ЛГОУ (энергонезависимое программируемое. постоянное запоминающее устройство), которое отличается хорошей помехоустойчивостью и надежностью хранения информации, В этом случае промежуточные данные после выполнения каждого программного сегмента записываются в микропроцессорной системе не в ОЗУ (оперативное запоминающее устройство), а в ППЗУ, что позволяет в случае сбоя из-за кратковременного пропадания пи- таниз ;сетевых помех и др, повторить

времени, затрачиваемого на выполнение . первого сегмента. Эти коды поступают соответственно на выходы 4 метки сегмента и на входы 5 и 7 схем 6 и 8 сравнения,,

Если программа функционирует Tibp- :мально, то по истечении промежутка времени, который незначительно меньше минимальнонеобходимого на выполнение первого прогр.аммного сегмента, на выходе счетчика 2 импульсов появится соответствующий код минимального времени выполнения программы. Этот

Изобретение относится к вычислительной технике и может быть применено в микропроцессорных измерительных и управляющих системах. Цель изобретения - упрощение устройства. Устройство содержит первый 1 и второй 2 счетчики импульсов, блок 3 постоянной памяти, дешифратор 13 адреса, триггеры 16, 19 и 24, элемент И 21, элемент ИЛИ 15, первую 6 и вторую 8 схемы сравнения, элемент 18 задержки. При применении устройства для контроля выполнения программы в микропроцессорных измерительных и управляющих системах ожидаемый экономический эффект возникает вследствие сокращения объема оборудования. Количество оборудования в изобретении на 30% меньше, чем у устройства-прототипа.

заново выполнение программного сегмен-j код поступит на вход 9 схемы 8 сравта, используя для этого хранящиеся в ,ПГОУ данные предыдущего сегмента.

Устройство работает следующим образом.

Перед началом контроля устройство устанавливается в исходное состояние подачей сигнала Общий сброс или включением питания на входы установки в нулевое состояние триггеров 16, 19, и 24 (указанные входы на чертеже УСЛОВНО не показаны). Этим же сиг- калом осуществляется начальный запуск микропроцессора, в результате производится его инициализация (установка определенных регистров микропроцессора в исходное состояние). После осуществления программы инициализации микропроцессора на группу адресных входов 12 поступает начальный адрес первого программного сегмента. адрес дешифрируется спомощью.де- ифратора 13, который в результате вырабатывает на своем выходе импульс, производящий обнуление счетчиков 1 и 2, а также установку в единичное состояние триггера 16 и триггера 24. Причем на вход обнуления счетчика 2 и на вход установки tpHrrepa 24 этот им-, пульс поступает через вход 14 элемента ИЛИ 15. На вход разрешения счетчи - ляется временем, необходимым для опка 2 с выхода триггера 16 поступает сигнал разрешения счета. Таким образом, импульсы с тактового входа 1I будут фиксироваться в счетчике 2 импульсов, который выполняет функции счетчика времени. После обнуления счетчика I импульсов, выполняющего функции адресного счетчика, на его выходах устанавливается код нулевого адреса, который поступает на адресные входы блока 3, По нулевому адресу в ячейке блока 3 записан код метки первйго программного сегмента, а также коды максимального и минимального

роса информационного входа .триггера 19, уровень сигнала которого сигна- лизирует о сбое программы из-за несоответствия I минимальному времени вы- 5Q полнения контролируемого программного сегмента. Нулевой уровень на ин.формационном входе триггера 19 соответствует отсутствию сбоя, единичный уровень соответствует наличию сбоя в контролируемом программном сег менте. При нормальном ходе программы триггер 24 будет находиться в нулевом состоянии, поэтому на информационном входе триггера 19 будет п:рисут-

55

5

неьшя. При совпадении кода с блока 3, поступающег.о на вход 7, и кода, поступающего на вход 9 схемы 8 сравнения, на ее выходе появится импульс, 0 который., поступив на тактовый вход

триггера 24, произведет установку его в нулевое состояние (информационный вход триггера 24 соединен с входом . О). Через время, равное времени выполнения первого программного сегмента, на входе 17 контрольного/ признака работы программы появится контрольный импульс. Этот импульс поступит на тактовый вход триггера 19, а так как информационный вход его находится в состоянии О (триггер 24 в нулевом состоянии), то состояние триггера 19 не изменится (триггер 19 в нулевом состоянии). Причем задержанный на необходимое время элементом 18 задержки контрольный импульс поступит соответственно через элемент И21 на. счетный вход счетчика 1 и через вход 23 элемента ИЛИ 15 на вход установки в единичное состояние триггера 24. Этот импульс произведет соответственно увеличение кода счетчика 1 на еде- ницу и установку триггера 24 в единичное состояние. Время задержки опреде0

5

0

ляется временем, необходимым для опроса информационного входа .триггера 19, уровень сигнала которого сигна- лизирует о сбое программы из-за несоответствия I минимальному времени вы- полнения контролируемого программного сегмента. Нулевой уровень на информационном входе триггера 19 соответствует отсутствию сбоя, единичный уровень соответствует наличию сбоя в контролируемом программном сегменте. При нормальном ходе программы триггер 24 будет находиться в нулевом состоянии, поэтому на информационном входе триггера 19 будет п:рисут- .

.сфвовать нулевой уровень. Таким обр-а- 3(()м, при поступлет и контрольного им- на тактовый вход триггера 19 н выходе 26 сбоя программы не поя вится импульс сбоя в т„е, на этом выаде будет нулевой уровень, После, поступления первого контрольного им- п гльса код адреса на выходах счетчика 1 становится равным единицер носе второго - двум, после третьего - трем и Т,д. в зависимости от колиества программных сегментов. Так

ак вся программа циклически повто - р|яется, то поапе завершения выполнения последнего программного сегмена происходит переход на выполнешае

ервого программного сегмента. При;

том дешифрируется начальный адрес пер

ого сегмента и осуществляется o6i-iy- ение адресного счетчика 1 импульсам- формированным на выходе дешифратора 3-Й (Следовательно, . производг-ттся чередной цикл контроля выполнения писанной программы.

В случае сбоя прог раммы, вызван- 1|юго остановом или зацикливанием на

частке программыj в который не .вхо-- йят команды, формирующие контрольный импульс на входе 17, контроль- 1ЫЙ импульс не появится,, Т.е. в этЬм лучае не произойдет изменение состоя я счетчика 1 и обнуление счетчика

в течение времени выполнения программного сегмента. IIosTOt j - при равен- jcTse кода на „выходе счетчика 2, кото|рый поступает на вход iO 6 сравнения, коду, соответствуюрдему макси sianbHOMy времени выполнения .программного сегмента на входе 5 этой же |схемы сравнения, на ее вы.ходе цоявит- Ья импульс. Этот импульс произведет установку триггера 19 в единичное ;состояние, сигнализируя о сбое прог- .раммы. Причем сигнал нулевого уровня с «нверсного выхода триггера 19 поступит на вход 20 элемента. И °21 и запретит прохождение контрольных ий- пульсов, поступающих по входу 22 элемента И 21 на счетный вход c4eTtiHKa 1. Если имеет место зацикливание на каком-либо участке программы} в состав которого входят комавды посылки контрольного импульсар то в этом случае на выходе счетчика 2 не появится код NrHHi-iManbHoro времени выполнения программы и не будет соответствующего импульса на выходе схемы 8 сравне

5

0

5

0

0

50

шгя, на выходе схбмы 8 срав- нения появляется в том cjiy4ae, если имеет место совпадение кодов на ее входах .. и 9, Таким образом, не произойдет установка триггера 24-в нулевое состояние, а на. информационном входе триггера 19 поэтому уровень IV При по.стугшении на тактовый вход D триггера 19 контрольного импульса с входа 17 произойдет установка В-триг гера 19 в единичное состояние, ,в результате на выходе 26 появится сигнал сбоя программы( В этом случае сигнал нулевого уровня с инверсного выхода триггера 19 поступит на вход 20 элемента И2 и запретит прохождение контрольных импульсов на счетный вход счетчика К По сигналу, появляющемуся на выходе 26 сбоя работы програм- r-ibij осуществляется ее прерывание и микропроцессор переходит на программу обслуживания прерывания по сбою. По этой программе производ&хтся опрос метки сегмента. Метка сегмента с выхода 4 поступает в микропроцессорную систему j напримерS через стандартный интерфейс ввода дискретного кода этой системы, В результате чего метка сер- мента дешифрируется микропроцессором и производится повтор 1-1ЫЙ запуск и выполнение программного сегмента с исполь- зовакаем результатов выполнения пре- сегмента.

Таким образом, устройст1во позволяет заа1итить выполнеьше вычислений и функций управлеш-1Я обьектах Пл от неуп- равляег-ых состояний микропроцессорной гистеки ,в том числе от зацикливания и остановов и автоматизировать перезапуск микропроцессорной системы, на- -шная с того места в программе, где произошел сбой о

Формула изобретения

Устройство для контроля программд содержащее первый и второй счетчики имщ льсовр дешифратор адреса,, первый и второй триггерыf элемент И, элемент RIM р первую и вторую схемы сравнения и элемент задержкиj причем группа ад- реЪт-гых входов устройства соединена с группой входов дешифратора, прямой и инверсный выходы первого триггера со единеж соотвественно с выходом сбоя устройства и с первым входом элемента И, отличающееся темг что 5 с целью упрощения устройства

9

оно содержит блок постоянной памяти и Фретий триггер, причем вход контрольного признака устройства соединен непосредственно с тактовым входом первого триггера и через элемен задержки - с вторым входом элемента И и первым входом элемента ИЛИ, выход элемента И соединен со счетным входом первого счетчика импульсов, информационный выход которого соединен с адресным входом блока постоянной памяти, выход дешифратора адреса соединен с единичным входом второго триггера, с входом обнуления первого счетчика импульсов и с вторым ВХ.ОДОМ элемента ИЛИ, выход которого соединен с единичным входом третьего триггера и входом обнуления второго счетчика, единичный выход второго триггера и тактовый вход устройства соединены соотвественно с входом раз

0

9226

5

0

Ю

решения счета и со счетным входом второго счетчика импульсов, информационный выход которого соединен с первыми входами первой и второй схем сравнения, выходы максимального и минимального времени выполнения сегментов и выход метки сегмента блока постоянной памяти соединены соответственно с вторым входом первой схемы сравнения, с вторым входом второй схемы сравнения и с выходом метки сегмента устройства, выходы равенства первой и второй схем сравнения соединены соотвественно с едитчным входом первого триггера и тактовым входом третьего триггера, прямой вы- , ход которого соединен с информационным входом первого триггера, информационный вход третьего триггера соединен с шиной логического нуля устройства.