Вычислительное устройство Советский патент 1989 года по МПК G06F7/552 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах.

Цель изобретения - расширение функциональных возможностей за счет реализации операции извлечения корня из чисел, представленных в форме с плавающей запятой.

На чертеже представлена блок-схема устройства.

Содержит блок 1 памяти логарифма, сумматор 2, блок 3 сдвига, блок 4 памяти экспоненты и нормализатор 5.

Устройство работает следующим образом.

Извлечение корня из чисел, представленных В форме с плавающей запятой, с использованием операций лога- рифмирования и экспоненцирования реализуется по следующему алгоритму:

ч .AIx-., .-ехр, i los.«2 . ; У m) -exp,- ( logjm);

п 2 ; k 1,2,3....

Предполагается, что операнд X нормализован и не равен нулю. По значению мантиссы Гоу операнда из блока 1 памяти логарифма выбирается значение логарифма и подается на первые входы сумматора 2. Одновременно с этим на вторые входы сумматора 2 поступает порядок Р операнда с входа устройства. В сумматоре 2 вычисляется сумма ( logjin), которая поступает на информационные входы блока 3 сдвига, а на его управляющий вход - значение К с входа устройства. Блок 3 осзтцествляет сдвиг результата, полученного в сумматоре 2, вправо на К разрядов, т.е. на выходах блока 3 сдвига получается значение 2 (РХ °й{. Затем по этому значению из блока 4 памяти экспоненты выбирается значение экспоненты (Ру + подается на вход нормализатора 5. В нормализаторе 5 полученное значение нормализуется, т.е. на выходах младших разрядов получается нормализованная мантисса и подается на выходы мантиссы результата устройства, а на выходах старших разрядов - порядок и подается на выход порядка результата устройства.

Формула изобретения

Вычислительное устройство, содержащее блок памяти логарифма, сумматор блок сдвига и блок памяти экспоненты, причем первый информационный вход

устройства соединен с входом блока памяти логарифма, выход которого подключен к первому входу сумматора, отличающееся тем, что, с целью расширения функциональных возможностей за счет реализации операции извлечения корня из чисел, представленных в форме с плавающей запятой, оно содержит нормализатор, причем второй инЛормационный вход устройства соединен с вторым входом сумматора, выход которого соединен с информационным входом блока сдвига, управляющий /вкод которого подключен к управляющему входу устройства, выход блока сдвига соединен с входом блока памяти экспоненты, выход которого подключен к входу нормализатора, выходы старших и младших разрядов которого являются соответственно выходом порядка и мантиссы результата.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах. Цель изобретения - расширение функциональных возможностей за счет реализации операции извлечения корня из чисел, представленных в форме с плавающей запятой. В устройство, содержащее блоки памяти логарифма и экспоненты, сумматор и блок сдвига, введен нормализатор с соответствующим межэлементным подключением. 1 ил.

I

LJ.

i. L