Преобразователь перемещения в код Советский патент 1989 года по МПК H03M1/64 H03M1/48 

да в ток, блоки 6 и 10 функционального преобразования кодов, источник 5 опорных сигналов, демодуляторы 7- 9, аналоговый сумматор 11, блок 12 выборй каналов, преобразователь 13 напряжения в частоту, реверсивный счетчик 14, блок 16 сдвига кодов. В преобразователь введены блок 15 определения знака рассогласования, цифроаналоговый преобразователь (ЦАП) 21, шина 22 опорного напряжения. Аналоговый сумматор 11 выполнен трех- входовым, а блок 16 сдвига кодов

14

содержит формирователи 17 и 18 счетных импульсов и делители 19 и 20 частоты. Предложенное построение блока 16 сдвига кодов позволяет получить на его выходе строго линейно изменяюпшйся во времени код, что по- вьппает точность преобразователя. Введение m дополнительных младших разрядов резерсивного счетчика 14 и ЦАП 21, а также наличие трехвходово- го сумматора 11 позволяет повысить разрешающую способность преобразователя. 1 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых измерительных системах автоматического управления и регулирования, а также как первичный преобразователь информации для систем вычислительной техники. Цель изобретения - повышение точности и разрешающей способности преобразователя. Последний содержит датчики грубого 1 и точного 2 отсчетов, блоки 3,4 преобразования кода в ток, блоки 6,10 функционального преобразования кодов, источник 5 опорных сигналов, демодуляторы 7-9, аналоговый сумматор 11, блок 12 выбора каналов, преобразователь 13 напряжения в частоту, реверсивный счетчик 14, блок 16 сдвига кодов. В преобразователь введены блок 15 определения знака рассогласования, цифроаналоговый преобразователь (ЦАП) 21, шина 22 опорного напряжения. Аналоговый сумматор 11 выполнен трехвходовым, а блок 16 сдвига кодов содержит формирователи 17, 18 счетных импульсов и делители 19,20 частоты. Предложенное построение блока 16 сдвига кодов позволяет получить на его выходе строго линейно изменяющийся во времени код, что повышает точность преобразователя. Введение M дополнительных младших разрядов реверсивного счетчика 14 и ЦАП 21, а также наличие трехвходового сумматора 11 позволяет повысить разрешающую способность преобразователя. 1 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых изме- рительнъос системах автоматического управления и регулирования, а также как первичный преобразователь информации для систем вычислительной техники, например аналого-цифровой преобразователь перемещение - код.

Целью изобретения является повышение точности и разрешающей способности преобразователя.

На черетеже приведена функциональ- ная схема преобразователя.

Преобразователь содержит датчик 1 и 2 грубого (го) и точного (ТО) отсчетов, блоки 3 и 4 преобразования кода в ток, источник 5 опорных сигналов, блок 6 функционального преобразования кодов, демодуляторы 7-9, блок 10 функционального преобразования кодов, аналоговый сумматор 11, блок 12 выбора каналов, преобразователь 13 напряжения в частоту, реверсивный счетчик 14, блок 15 определения знака рассогласования, блок 16 сдвига кодов, содержащий формирователи 17 и 18 счетных импульсов и де- лители 19 и 20 частоты, цифроаналоговый преобразователь 21, шину 22 опорного напряжения. Источник 5 опоных сигналов выполнен в виде последовательно соединенных генератора и пульсов и делителя частоты (не показаны) .

Формирователи 17 и 18 счетных импульсов могут быть выполнены на оснве блоков синхронизации и ввода программного реверсивного счетчика

Ф-5007.

Преобразователь перемещения в ко работает следующим образом.

В основе его работы заложен компенсационный принцип. Основными входными параметрами для такого преобразователя являются сигналы с датчика 2 точного отсчета, которые можно представить в виде

21Г , Ug и,- sin(wt + -лх),

и в, и,- cos(u)t + (1)

о

д л

5

40

55

где UJ 2|Г

X

угловая частота запитки датчика j

dx - преобразуемый входной параметр-перемещение (угловое или линейное);

- коэффициент преобразования

датчика. Для того, чтобы получить такой сигнал на выходе датчика 2 точного отсчета на его входные обмотки возбуждения необходимо подать два синус- но-косинусных сигнала возбуждения. Обеспечивается это следую1Щ1м образом. Линейно изменяющийся во времени код с выхода п разрядов делителя источника 5 опорных сигналов попадает на блок 6 функционального преобразования кодов. На одном выходе этого блока формируется код, изменяющийся во времени не линейно, а по закону синуса, а на другом его выходе - по закону косинуса. Преобразователь код - ток 3 формирует на своих выходах два ступенчато изменяющихся во времени по закону синуса и косинуса сигнала возбуждения датчика. Импульсы с выхода генератора импульсов источника 5 опорных сигналов через формирователь 17 счетных импульсов

51

поступают на тактовый вход делителя

19частоты, а импульсы fp с выхода (п - 1 - k) разряда источника 5 опор ных сигналов через формирователь 18 поступают на тактовый вход делителя

20частоты, где п - число разрядов для точного отсчета (ТО); 1 - число разрядов для грубого отсчета (ГО); k - число разрядов для согласования кодов ТО и ГО.

При отсутствии командных сигналов на входе Б формирователя 17(18) счетных импульсов с выхода реверсивного счетчика 14 независимо от состояния ее знакового входа В, тактовые импульсы на выходе формирователя счетных импульсов идентичны тактовым импульсам на его входе А. При наличии командных импульсов Б в зависимости от состояния знакового входа В формирователя к тактовой последовательности ее входных импульсов А добавляются дополнительные тактовые импульсы (если на знаковом входе В плюс), либо частично блокируются (если на знаковом входе минус). Число добавляемых или блокируемых импульсов равно числу поступивших командных импульсов по входу Б.

Один раз за период опорного напряжения датчиков 1 и 2 в момент появления 0-го импульса переноса счетчика источника 5 опорных сигналов, последний поступает на входы управления параллельной записью делителей 19 и 20. При этом в делитель 19 записывается код с выходов младших разрядов с (т 1) по п реверсивного счетчика 14, соответствующий части кода ТО,а в делитель 20 - с выходов старших разрядов с m -«- п - k + lno m + n+1 реверсивного счетчика 14, соответствующий части кода ГО, где п - число младших разядов в контуре с ПАП 21.

На выходе делителя 19 и соответственно на группе выходов блока 16 сдвига кодов образуется строго линейно и зменяю1цийс я во времени код, аналогичный коду с группы выходов источника 5 опорных сигналов, но момент равенства нулю этого кода отстоит во времени от момента равенстве нулю кода счетчика источника 5 опорных i сигналов на время 4t Т,гН,где период тактовой частоты f, чис- ло в старших разрядах реверсивного счетчика 14. Таким образом, предла10

312216

гаемое построение блока 16 сдвига кодов позволяет полностью устранить искажения при фиксированном во времени сдвиге кодов и, в конечном сче- 5 те, избавиться от погрешностей преобразования, функционально связанных с выходным кодом, т.е. числом в реверсивном счетчике 14.

Код с группы выходов блока 16 сдвига кодов поступает в блок 10 функционального преобразования кодов, который формирует два кода - синусный и косинусный. Эти коды поступают на

J- цифровые входы демодуляторов 8 и 9 точного отсчета. Демодуляторы 8 и 9 осуществляют перемножение сигналов с датчика 2 точного отсчета на синусный и косинусный коды. В результате

2Q такого перемножения на выходе одного демодулятора 8 получается сигнал

X

Un, (wt - -лх) (t - - t)

Ш ,2Т . r--cos(-4х -и; at) .

- cos(2tot + -лх -a)4t), (2)

Л.

30 а на выходе другого демодулятора 9.

2F Unj (wt + -Лх.) cosu)(t 35 - at) cos(-4х -Wdt) +

+ -5 cos(2tot + -/ax ). (3)

Л,

40

Полученные сигналы U, к U „ поступают на два входа аналогового сумматора 11, на третий вход которого поступает сигнал с дополнительного контура, образованного младшими m разрядами реверсивного счетчика 14 и

ЦАП 21, что позволяет повысить разрешающую способность преобразователя. На выходе цифроаналогового преобразователя 21 формируется сигнал UQ постоянного тока, равный

а с- М„,

где DO - опорный сигнал;

N - число, записанное в m млад- шиk разрядах реверсивного

счетчика 14.

После сложения аналоговым сумматоом 11 трех сигналов и„, , U и Uc,

на выходе сумматора получается сигнал постоянного тока, равный

UT-. Uj cos ( X -aJ4t) + UoKN

sin( - -4 X +(/Jut)

ff3v

UoKNn,(4)

Этот сигнал постоянного тока поступает на блок 12 выбора каналов, На другой вход этого блока приходит так же сигнал постоянного тока U, но определяемый датчиком 1 грубого отсчета, который запитывается аналогично датчику 2 точного отсчета с помощью преобразователя 4 код - ток. Блок 12 выбора каналов работает так, что при непревьшении напряжения U на его входе, связанном с демодулятором 7 грубого отсчета, определенного порогового уровня на выход, про- ходит только сигнал U. В зависимости от полярности сигнала UT блок 15 определения знака рассогласования выдает сигнал логической единицы или логического нуля, который определяет направление счета реверсивного счетчика 14 и режим работы (сложение или вычитание) формирователей 17 и 18 в блоке 16 сдвига кодов. Появление на входе преобразователя 13 напряжения в частоту сигнала U. приводит к образованию на его выходе последовательности импульсов. Эти импульсы подсчитываются реверсивным счетчиком 14 в результате чего число N, произвол но записанное в нем в момент включения преобразователя, начинает либо увеличиваться, либо уменьшаться. Появляющиеся на выходе га-го и (т + п - - k)-ro разрядов счетчика 1А импу1ть- сы поступают на командные входы Б формирователей 17 и 18 соответственно. В результате в зависимости от состояния знакового входа В формирователя 17 к тактовой последовательности А импульсов добавляются дополнительные тактовые импульсы с часто - той т-го разряда счетчика 14 либо наоборот, некоторые тактовые импульсы аналогичным образом блокируются. Число добавленных, либо заблокированных тактовых импульсов соответствует числу командных импульсов с выхода 10-го разряда реверсивного счет

10

15 202530 ,с -дд чика 14. Поэтому параметр ut(t) кода на выходе делителя 19 также начинает изменяться в точном соответствии с изменением числа ) в реверсивном счетчике 14, начиная с (m+l) разряда по старший. Причем это обеспечивается двумя путями: непрерывно за счет работы формирователя 17 счетных импульсов и один раз за период запитки датчиков 1 и 2 путем параллельной записи по приходу импульса О переполнения счетчика источника 5.

Таким образом, в отличие от известного, предлагаемое построение блока сдвига кодов и его связи с другими элементами преобразователя позволяют получить изменяюп1ийся во времени сдвиг кодов без внесения искажений и в точном соответствии с изменением числа Nj.(t) в реверсивном счетчике, чем достигается полное исключение погрешности преобразования, функционально связанной с выходным кодом, т.е, числом Nj,(t) в реверсив-i ном счетчике.

Преобразователь построен так, что изменение ut(t) приводит к уменьшению напряжения U. Если параметр Лх не меняется, то через определенный момент времени напряжение U станет равным, точнее близким, к нулю и процесс согласования преобразователя заканчивается. При этом, как видно из выражения (4) имеет место равенство

4х „ Тт.г . UeK X Ifl

(5)

где N,.

N, Ту4

N - число в m младших разрядах

Т

счетчика 14; 2«

ы

- период частоты запитки датчиков;

Т - период тактовых импульсов

точного отсчета.

Если напряжение U выбрано из условия

и.

2ГизТг2 , Т К

то выражение (5) записывают в виде ,т

N

dX

Т.2 Т-х

(6)

где. N

- общее число в реверсивном счетчике,

Как видно из вьфажения (6) число N в реверсивном счетчике 14 пропорционально пpeoбpaзyeмo ry перемещению и X.

Если в дальнейшем преобразуемое перемещение дх изменяется во времени, то преобразователь компенсирует это изменение, т.е. число N меняется вслед за этим изменением в соответствии с выражением (6).

Как видно из выражения (6) разрешающая способность предлагаемого преобразователя в 2 раз больше, чем у известного. Этим достигается снижение в 2 раз погрешности преобразования, связанной с квантованием преобразуемой величины по уровню.

Лпя устранения грубых ошибок преобразования перемещений, т.е. больших, чем величина периода точного отсчета при включении преобразователя, а также при возникновении сбоев Б процессе его работы служит датчик t грубого отсчета и демодулятор 7, на цифровой фход которого поступает код с вьпсода делителя 20 блока 16 сдвига кодов. При наличии большого рассогласования, имеющего место в указанных выше случаях, с выхода демодулятора 7 грубого отсчета на вход блока 12 выбора каналов поступает сигнал U постоянного тока превышающий установленный порог нечувствительности. В этом случае на выходе блока 12 выбора каналов возникает сигнал К-и (К - коэффициент усиления блока) независимо от сигнала и, поступающего с сумматора 11. Этот сигнал вызывает появление на выходе преобразователя 13 напряжения в частоту импульсов и, соответственно, изменение числа N J, в реверсивном счетчике 14. Возникаюгще на выходе (га .+ п - k)-ro и т-го разрядов реверсивного счетчика 14, импульсы поступают на входы Б обоих формирователей 18 и 17 соответственно. В результате параметр ДТ делителя 20 меняется до тех пор, пока сигнал U с выхода демодулятора 7 Me уменьшается ниж порогового уровня. После этого включается точный отсчет, работа которого описана выше, после чего происходит полное согласование преобразователя.

0

5

0

5

0

5

0

5

0

5

Формула изобретения

Преобразователь перемещения в код, содержащий датчики точного и грубого отсчетов, источник опорных сигналов, одна группа выходов которого соединена с входами первого блока функционального преобразования кодов, выходы которого через первый и второй преобразователи кода в ток соединены соответственно с входами датчиков грубого и точного отсчетов, выходы датчика грубого отсчета соединены с первым и вторым входами демодулятора грубого отсчета, третий вход которого подключен к выходу блока сдвига кодов, а выход соединен с первым входом блока выбора каналов, выход которого через преобразователь напряжения в частоту подключен к счетному входу реверсивного счетчика , выходы которого являются выходами преобразователя, выходы старших разрядов реверсивного счетчика с (т + 1)-го, где m - натуральное число, по последний соединены с первой группой входов блока сдвига кодов, две группы выходов второго блока функционального преобразования кодов подключены к цифровым входам соответственно первого и второго демодуляторов точного отсчета, аналоговые входы которых подключены к первому и второму выходам датчика точного отсчета соответственно, а выходы соединены с первым и вторым входами аналогового сумматора, выход которого соединен с вторым входом блока выбора каналов, выход (п - 1 - k)-ro разряда группы выходов источника опорных сигналов соединен с первым входом блока сдвига кодов, отличающийся тем, что, с целью повышения точности и разрешающей способности преобразователя, в него введены шина опорного напряжения, блок определения знака рассогласования и цифроаналоговый преобразователь, аналоговый сумматор выполнен с тремя входами, а блок сдвига кодов выполнен на двух формирователях счетных импульсов и двух делителях частоты, выход первогЬ из которых является выходом блока, установочные входы первого и второго делителей частоты блока сдвига кодов являются соответственно с (m + n-k+ 1) поп+п- - + I разрядами ист+ 1 пош+п

разрядами группы входов блока сдвига кодов, тактовый вход первого формирователя счетных импульсов является первым входом блока, а его знаковый вход соединен со знаковым входом второго формирователя счетных импульсов и является вторым входом блока, вход управления первого делителя частоты соединен с входом управления второго делителя частоты и является третьим входом блока, тактовый вход второго формирователя счетных импульсов является четвертьм входом блока (т + n - - k)-й,и m-й разряды группы входов блока соединены с командными входами соответственно первого и второго формирователей счетных импульсов блока, выходы фор| шрователей счетшлх импульсов блока соединены со счетными входами одноименных делителей часто

ты, выходы второго делителя частоты являются группой выходов блока сдвига кодов, которая соединена с входами второго блока функционального преобразования кодов, один и другой выходы источника опорных сигналов соединены с третьим и четвертым входами блока сдвига кодов соответственно, m младших разрядов реверсивного счетчика соединены с цифровьми входами цифроаналогового преобразователя, аналоговый вход которого соединен с шиной опорного напряжения, а выход соединен с третьим входом аналогового сумматора, выход блока выбора каналов через блок определения знака рассог- , ласования соединен со знаковым входом реверсивного счетчика и вторым входом блока сдвига кодов.