Устройство для обнаружения и исправления ошибок в интервально-модулярном коде Советский патент 1990 года по МПК H03M13/05 

1

(21)4428002/24-24

(22).88

(46) 07„02о90„ Бюл. № 5

(71)Научно-исследовательский институт прикладных физических проблем им. АоНоСевченко

(72)Л.НоВасилевич и А.А0Коляда (53) 681.3(088.8)

(56) Авторское свидетельство СССР № 1136165, кл„ G 06 F 11/08, 1983,

Авторское свидетельство СССР № 1134941, кло G 06 F 11/08, 1983.

(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК В ИНТЕРВАЛЬНО-МОДУ- ЛЯРНОМ КОДЕ

(57) Изобретение относится к вычислительной технике и может быть использовано в модулярных арифметических устройствах конвейерного типа. Цель изобретения - упрощение устройства. Устройство для обнаружения и исправления ошибок в интервально-мо- дулярном коде содержит узлы 3, 4,- 9 задержки, дешифратор 5 интервального

Изобретение относится к вычислительной технике и может быть использовано в модулярных арифметических устройствах конвейерного типа. Цель изобретения - упрощение устройства. Устройство для обнаружения и исправления ошибок в интервально-модулярном коде содержит узлы 3, 4, 9 задержки, дешифратор 5 интервального индекса, блоки 6 и 7 вычисления интервального индекса, блок 8 демультиплексоров, блок 10 мультиплексоров, вычитатели 11 и 12 по модулю, блок 13 сумматоров коррекции, дешифратор 14 ошибки, блок 15 памяти и вспомогательные регистры 16 и 17. В устройстве с помощью блоков 6 и 7 вычисления интервального индекса и дешифратора 5 на первом этапе вырабатывается признак наличия ошибки в поступающем интервально-модулярном коде. На последующих этапах на основании полученного признака из блока 15 памяти извлекается информация, позволяющая локализовать и устранить ошибку. Использование при этом более простого, чем в прототипе, алгоритма существенно уменьшает объем оборудования. 1 ил.

ел

4ь

vl

00 4

индекса, блоки 6 и 7 вычисления интервального индекса, блок 8 демультиплексоров, блок 10 мультиплексоров, вычитатели 11 и 12 по модулю, блок

13сумматоров коррекции, дешифратор

14ошибки, блок 15 памяти и вспомогательные регистры 16 и 17. В устрой- 1стве с помощью блоков 6 и 7 вычисления интервального индекса и дешифратора 5 на первом этапе вырабатываетИзобретение оиносится к вычислительной технике и может быть использовано в модулярных арифметических устройствах конвейерного типа для обнаружения и исправления любых одно- Кратных ошибок.

Целью изобретения является упрощение устройства,

На чертеже представлена схема уст ойства для обнаружения и исправления ршибок в интервально-модулярном коде

Устройство содержит первый I и второй 2 информационные входы устройства, первый 3 и второй 4 узлы задержки, дешифратор 5 интервального индекса;, первый 6 и второй 7 блоки вычисления интервального индекса, блок 8 демультиплексоров, третий узел 9 задержки, блок 10 мультиплексоров , первый II и зторой 12 вычитатели по модулю, блок 13 сумматоров коррекции, дешифратор 14 ошибки, блок 15 памяти, первый 16 и второй 17 вспомогательные регистры, первый 18 и второй 19 информационные выходы и первый 20 и второй 21 сигнальные выходы устройства,,

Узел 3 задержки представляет собой цепочку из (Т 2)-х последовательно соединенных регистров, разрядностью В ;бит, где Т J logzk o

1 4

Вход первого регистра цепочки является первым информационным входом устройства, а выход последнего регистра заведен на первый вход блока 13 сумматоров коррекции.

Блок 8 состоит из В я:тах {вл,Вк+,| дьмультиплексоров (В log- m, m - i-й модуль системы счисления (1 1, 2, ..., kH), через х обозначается наименьшее целое число не меньшее х„

ся признак наличия ошибки в поступающем интервально-модулярном коде. На последующих этапах на основании полученного признака из блока 15 памяти извлекается информация, позволяющая локализовать и устранить ошибку. Использование при этом более простого, чем в прототипе, алгоритма существенно уменьшает объем оборудования. 1 ил.

0

5

0

5

0

5

Третий узел 9 задержки выполняет задержку на два такта. Блок 10 состоит из Вк мультиплексоров. Вычитатели 11 и 12 работают соответственно по модулям тц и тк + .

Узел задержки 4 представляет собой цепочку из Т регистров разрядностью В( бит. Вход первого регистра цепочки является вторым входом устройства , а выход последнего регистра заведен на первый информационный вход блока 10 мультиплексоров и входы вычитаемого вычитателей II и 12 по модулю .

Узел 9 задержки из двух последовательно соединенных (Б 1)х разрядных регистров. Вход группы из Вк младших разрядов первого регистра соединен с выходом блока 10 мультиплексоров, вход старшего разряда этого регистра объединен с управляющим входом блока 10 мультиплексоров и подключен к выходу дешифратора 5. Выход группы из Вк младших разрядов второго регистра является вторым информационным выходом устройства, а выход старше разряда данного регистра заведен на вход блокировки блока 9 демультиплексоров и на первый вход дешифрато р а 14.

Блоки 6 и 7 предназначены для вычисления за Т тактов двухкомпонент- ного кода CI IK-M ) интервально-индексной характеристики 1, (х ) числа х е (- 0,5 MKt,,..., 0,5 M«+, соответствующего подаваемому на первый вход устройства модулярно- г му коду (% „,,,) по правилу

1 - | Кк )/шГ/|: RjiS )/

(

где

R,i/)-/«V/Mr|lt.ix« Mi/mjiJ (2)

515417846

R::/x|/-/M- хД /m;-, j-k, k+l; (3) вычет

+dV g

который поступает в узел У задержки.

I(x ) определяется соотношением

к- (. (К ,/,., +Кх )М.;

i с

(У

е Параллельно с изложенным вычитатели 6 и 7 получают величину Д (oK,SK4 ),

Где Гг

Г

го; /т

пч; (l-k-l, k+1);

. -

.X-i.K-i /м,Г,к..

Через обозначается целая часть числа х, а через /х/т - наименьший неотрицательный вычет, сравнимый с величиной х по модулю т.

Блоки 6 и 7 имеют Т-каскадную параллельно-конвейерную структуру.

Блок 13 сумматоров коррекции работает по модулям т, т,,

т

ton

Депри некотором U) С |0, lja Если 5ц S,, + 0, то независимо от i Ј 0„ В этом случае величине i присваивается значение . В случае, когда система уравнений (7) не имеет решения,

шифратор 5 является неполным дешифратором второго рода. Блок 15 памяти реализован посредством ПЗУ

Устройство работает следующим об- с ,г - „

ij из блока 15 памяти считывается набор

величин Ј , , 1 „ На заключительном (Т+3)-м такте операции обнаружения и исправления ошибки в ко(,,...,,( 1к (, „ ме -, ,i, «) величины Ј и

разом

Операция декодирования интерваль- но-модулярного кода

IK fe(o,l,...,, ,2,...,k+l),

поступающего на входы 1 и 2 устройства, вьтолняется на такта и про текает следующим образом,,

На первом такте операции модуляр™ . к К

jU 1-1 с первого и второго выходов блока 15 памяти поступают соответственно на информационный и управляющий входы блока 8 демультиплексоров, а также на второй и третий входы дешифра.„. .7. .„г ,.этом на блокировки

ныи код (х }.о.,7С„ . ) и (k+2)-H циф-„ K+i wблока 8 демультиплексоров, и первый

ра - I,, входного кода поступают соот-, ,, п

А о .вход дешифратора 14 из узла У задержветственно в узлы 3 и 4 задержки, амм.нн j «

блоки 6 и 7 начинают вычисление вели-КИ подается признак d, определяемый

и VH по Формулам (1) - (31.. ° (4)- В Р ьтате на выходе блока

KOTPPOVзавершается на Т-м такте. В4° 8 мультиплексоров получают код

ходе (Т + 1)-го такта дешифратор 5 по(0 ° d °00 )}Я де коду ОЦДкИ интервального индекса I(x J числа вырабатывает признак

шифратор 14 формирует сигналы

ГО, ,1-1 0,

Г-{ 1, в остальных случаях

d

1,если I(x )& -mc-k+2, me ; 45

(4)

О, в остальных случаях f

где та - натуральное число, выбирае- . мое из условий: m . 2m +k-2 и т о k-2.

Признак d позволяет установить отсутствие или наличие ошибки в-модулярном кодео Признак d поступает в узел 9 задержки на два такта и на управляющий вход блока 10 мультиплексоров, благодаря чему на выходе блока 10 мультиплексоров формируется

(У

сть ший й с

ую ру.

рае Параллельно с изложенным вычитатели 6 и 7 получают величину Д (oK,SK4 ),

Где Гг

, /«l-lR/п если IK i-iaK-me-k+2;

(о)

/h-I, +mu/m:, в о стальных случаях.

i Л И J

На (Т+2)-м такте из блока 15 памял

. считыва10

ти по адресу о +

«

15

20

(7)

n

Деется набор величин : В , i-l, где ,-itu, €/т,--. i, Ј пара, удовлетворяющая системе равенств

т ти-ц/пц +U/mH П1кткм/т; + CJ/mK + 1 S

при некотором U) С |0, lja Если 5ц S,, + 0, то независимо от i Ј 0„ В этом случае величине i присваивается значение . В случае, когда система уравнений (7) не имеет решения,

JKt

ифрати

об- с ,г - „

ме -, ,i, «) величины Ј и

. к К

1-1 с первого и второго выходов блока 15 памяти поступают соответственно на информационный и управляющий входы блока 8 демультиплексоров, а также на второй и третий входы дешифра(0 ° d °00 )}Я де

45

50

55

шифратор 14 формирует сигналы

ГО, ,1-1 0,

Г-{ 1, в остальных случаях

V

и

1,, i-l 0,1 и

О, в остальных случаях.

Код (, ЗГЕ, 0,„.., 0)

и код (х,... Х- к+ ), появляющийся в данный момент на выходе узла 3 задержки, передается в блок 13 сумматоров коррекции, где производится исправление ошибки, если она содержится в какой-либо из первых k+1-й цифр исходного интервально-модулярного кода. Значение (k+2)-ft цифры (формула (5)). выходного интервально-модулярного

кода устройства снимается с информа- гфонного выхода 19 устройства. При обнаружении во входном коде ошибки, в ходе (Т+3)-го такта операции на вы- хрде 20 появляется единичный сигнал

: 1, причем, если, обнаруженная ошибка не является однократной то на выходе 21 генерируется сигнал Г2

1 отказа от декодирования В этом сЛучае так же как и в случае отсутстуя ошибки на информационном выходе

в:

18 устройства выдается исходный ин- т 5рвально-модулярный код0

i Благодаря конвейерной структуре блоков 6 и 7 вычисления штерва-Г Ь ного индекса обращение к устройств/ можно производить ежетакгноо

Формула изобретения

Устройство для обнаружения я исправления ошибок в интервально-моду- лирном коде, содержащее первый и второй узлы задержки, дешифратор ошибки, блок мультиплексоров, блок сумма- торов коррекции, первый и второй вспомогательные регистры, причем пер-- и второй информационные входы устройства соединены соответственно с входами первого и второго узлов за держки, выходы группы первого узла задержки соединены с входами перво - го слагаемого грулпы блока сумматоров коррекции, отличающееся тем, что, с целью упрощения устройст- на, оно содержим дешифратор интервального индекса, первый и вюрой блоки вычисления интервального индекса j блок демультшшексорОЕ, третий узел задержки, первь Ј и второй аычитатели по модулю и блок памяти, Причем входы разрядов с первого по k-й (k - количество информационных символов кода) первого информационного входа устройства соединены с соответствующими вх. дами первого блока вычисления интервального индекса, гёходы разрядов с первого по (k-l)-ft и (k+l)ro разряда первого информационного входа устройства соединены

соответственно с входами второго блока вычисления интервального индекса, выход второго узла задержки соединен с первым информационным входом блока мультиплексоров, с входами вычитаемых первого и второго вычитателей по модулю, выход первого блока вычисления интервального индекса соединен с вторым информационным входом блока мультиплексоров, с входом уменьшаемого первого вычитателя по модулю и с первым входом дешифратора интервального индекса, второй вход которого объединен с входом уменьшаемого второго вычитателя по модулю и соединен с выходом второго блока вычисления интервального индекса, выход дешифратора интервального индекса соединен с управляющим входом блока мультиплексоров и с входом старшего разряда третьего узла задержки, входы младших разрядов которого соединены с выходами разрядов блока мультиплексоров, выходы первого и второго вычитателей по модулю соединены соответственно через первый и второй вспомогательные регистры с первым и вторым адресными .входами блока памяти, выход старшего разряда третьего узла задержки соединен с первым входом дешифратора ошибки и с входом блокировки блока демультиплексоров, выводы группы которого соединены соответственно с входами второго слагаемого группы блока сумматоров коррекции, выход которого является первым информационным выходом устройства, второй информационный выход которого соединен с выходами младших разрядов третьего узла задержки, первый выход блока памяти соединен с информационным входом блока демультиплексоров и с вторым входом дешифратора ошибки, первый и второй выходы которого являются соответствующими сигнальными выходами устройства., второй выход блока памяти соединен с управляющим входом блока демультиплексоров и с третьим входом дешифратора ошибки.