Устройство для обнаружения и исправления ошибок Советский патент 1991 года по МПК H03M13/05 

1

(21)4428896/24 (22) 23.05.88 (46)30.11.91. Бюл. №44

(71)Научно-исследовательский институт прикладных физ ических проблем им. А.Н.Севченко

(72)Л.Н.Василевич, А.А.Коляда, В.В.Ревин- ский и А.Ф.Чернявский (53)681.3(088.8)

(56)Авторское свидетельство СССР № 1136165, кл.СОб-F 11/08, 1983.

Авторское свидетельство СССР Ns 1541784, кл. Н 03 М 13/00, 17.05.88. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК

(57)Изобретение относится к вычислительной технике и предназначено для контроля однократных ошибок в арифметических устройствах конвейерного типа. Цель изобретения - расширение области применения за счет обработки модулярных кодов. Устройство для обнаружения и исправления ошибок содержит блоки 2-4 вычисления интервального индекса, узел 5 задержки, вычитатели 6 и 7 по модулю, блок 8 демуль- типлексоров, вспомагательные регистры 9 и 10 , блок Т1 сумматоров коррекции , дешифратор 12 и блок 13 памяти . По поступающим на вход устройства цифрам модулярного кода , подлежащего контролю, блоки вычисления интервального индекса и вычислители формируют признаки , по которым из блока памяти извлекаются сообщения о наличии ошибки и ее местонахождении На заключительном этапе операции осуществляется коррекция ошибки . 1 ил.

/хМ

/4

О

чэ

ел ел

к

3 16955124

Изобретение относится к вычислитель-Блок 13 памяти реализован посредстной технике и предназначено для контролявом ПЗУ.

однократных ошибок в арифметических ус-Вычитатели 6 и 7 по модулю формируют

тройствах конвейерного типа, работающихвычеты QK-H, рк+2 по правилу

в модулярных системах счисления. 5f(lZ5 iJ V S если wk-mof K 2

Цель изобретения - расширение обла- 5-

сти применения за счет обработки модуляр- l (- к) + 1 Ж5

ных кодов.В остальных случаях S К+1, К+2. ВычитатеНа чертеже изображена схема устрой-ли 6 и 7 по модулю могут быть реализованы

ства для обнаружения и исправления оши- 10посредством ПЗУ.

бок.Блок 8 состоит из В тах{Ьк, Ьк+1, Вк+2}

Устройство содержит вход 1 устройства,демультиплексоров.

первый - третий блоки 2-4 вычисления- Устройство работает следующим обраинтервального индекса, узел 5 задержки,зом. .

первый 6 и второй 7 вычитатели по модулю, 15На первом такте операции обнаружеблок 8 демультиплексоров, первый 9 и вто-ния и исправления ошибки цифры модуляррой 10 вспомогательные регистры, блок 1 ного кода ( J J +2 подлежащего

сумматора коррекции по модулям системы.

счисления, дешифратор 12 бл ок 13 памяти,. Г

20ге очередных т тактов считая текущий

Блоки 2 - 4 вычисления интервальногоt РГ5.УЮТ„ с°°т етствен ° Дычыет

индекса осуществляют формированиеW-VK + 1 (формул ы(1)-(3)). На(Т

за Т - Юд2К тактов модулярного кода+ такте вычитатели 6 и 7, реализуя вы(J7K,7K + 1 ,/к+2 )интервальной ин- 25Рвения (4), получают двухкомпонентный

. i/ч/ЬМОДУЛЯРНЫЙ КОД (QK-t-1, QK+2), В HS (Т + 2)-М

№Гк:ЈнЗЈЈЈ.. «™™ «-го

по правилуемкостью ( Т|чкч- ; слов

разрядностью (В + 1од2К + 1 , счи„ , , |.. f;; 1 j ,|.| 30тывается пара величин е1, I - 1 , где

Ч) j(x )mj У RJ.I (Xf) + Rj.j (I)H,i i .

v л j. VA/ VA л j,е /- Mi, к+2, e|mi; e и I -параметры

(1)происшедшей ошибки Е (0, 0,jO, e .-.O),

где однозначно определяемые системой уравRJ.I ( ) I I , к-1 $ mi |mj; (2) 35нений

R«(lM-Vdl-n,l, K.K+i.K+2 ,3)( «-.........Ч... (5)

1и« 11+1 к г М10+ 1т г м 1(Х ) определяется соотношением

к - 1

Х1 Т Mi к 1 у, 1-Н(Х11Мк гпри некотором г {0, 1} в случае 1« К и при

А ( MI. к-1 xi.к-1 4AJMK-1,т 0 в случае Ж. На заключительном (Г +

, 1 , ,3)-м такте операции величины Ј и 1-1 с

М|.к-1 I Мк-i m; mi; Me П mt; /С первого и второго выходов блока 13 памяти

К-и K+2V 4 поступают соответственно на информаци , 1-1 лонный и управляющий входы блока 8 деXI,к -1 ,K -i i|nvi мультиплексоров, а также подаются на

где через X и Х обозначаются ближайшиевходы дешифратора 12. В результате блок 8

к X соответственно слева и справа целыедемультиплексоров формирует модулярный

числа.50 код(0,0О, Ј ,0, ...0)ошибки Е1,адешифУзел 5 задержки состоит из Т + 2 после-ратор -J2 вырабатывает сигналы

довательно соединенных регистров разряд-rQ ес/ж , 0 . (б)

ностью УВ| бит (Bi log2iTii. Вход первого 1 I

, 55(1,в остальных случаях;

регистра цепочки подключен к входу устройства, а выход последнего - к входу пер-Г 1, если е , i - 1 0,1 ;

вого слагаемого блока 11 сумматоровГ2 ) (7)

коррекции. (0, в остальных случаях;

Код (О, О,...О, Е , 00) вместе с появляющимся в это же время на выходе узла 5

задержки кодом ( $ ,УК 4-2 ) передается в блок 11 сумматоров коррекции, где и осуществляется исправление ошибки по правилу X X1 + Е1 Мк+2. Если исходное

слово ( 1 jl к + 2 )является кодовым,

то в силу того, что (дк+1, дк+2) (0,0), система равенств (5) выполняется при е 0 и т О независимо от значения величины (..Исходя из этого в таблице декодирования, записанной в блок 13 памяти, коду (дк-н, дк+2) (0,0) поставлена в соответствие пара

величин Ј О, I - 1 0 , а кодам (дк+1, дк+а), для которых система уравнений (5) не имеет решения, - пара Ј О, I - 1 1.

Благодаря данной особенности декодирующей таблицы обнаружение ошибки в мо- дулярном коде в ходе (Т+3)-го такта операции сопровождается появлением на первом выходе дешифратора 12 единичного сигнала (формула (6)). Кроме того, если обнаруженная ошибка не является однократной, так как видно из формулы (7), единичный сигнал генерируется и на втором выходе дешифратора 12. В последнем случае ошибка исправлена быть не может, поэтому на информационный выход 14 устройства также, как и в случае отсутствия ошибки, выдается исходный модулярный код.

Из приведенного описания видно, что выполнение одной операции контроля ошибки в устройстве занимает Т + 3 такта, при этом обращение к нему можно производить ежетактно.

Формула изобретения

Устройство для обнаружения и исправления ошибок, содержащее первый и второй блоки вычисления интервального индекса, узел задержки, первый и второй вычитатели по модулю, блок демультиплек- соров, первый и второй вспомогательные регистры, блок сумматоров коррекции по модулям системы счисления, дешифратор и

блок памяти, причем вход устройства соединен с входом узла задержки, выходы группы которого соединены с входами первого слагаемого группы блока сумматоров коррек- 5 ции по модулям системы счисления, входы второго слагаемого группы и выход которого соединены соответственно с выходами группы блока демультиплексоров и с информационным выходом устройства, первый и

0 второй сигнальные выходы которого соединены соответственно с первым и вторым выходами дешифратора, входы разрядов с первого по K-U (К- количество информационных оснований) входа устройства соеди5 нены с соответствующими входами первого блока вычисления интервального индекса, входы разрядов с первого по (К-1)-й и вход (К+1)-го разряда входа устройства соединены соответственно с входами второго блока

0 вычисления интервального индекса, выход которого соединен с входом уменьшаемого первого вычитателя по модулю, выход которого и выход второго вычитателя по модулю соответственно через первый и второй

5 вспомогательные регистры соединены с первым и вторым адресными входами блока памяти, первый выход которого соединен с информационным входом блока демультиплексоров и с первым входом дешифратора,

0 второй вход которого соединен с управляющим входом блока демультиплексоров и с вторым выходом блока памяти, отличающееся тем, что, с целью расширения области применения за счет обработки мо5 дулярных кодов, оно содержит третий блок вычисления интервального индекса, причем входы разрядов с первого по (К-1)-й и вход (К+2)-го разряда входа устройства соединены соответственно с входами третьего бло0 ка вычисления интервального индекса, выход которого соединен с входом уменьшаемого второго вычитателя по модулю, вход вычитаемого которого соединен с входом вычитаемого первого вычитателя по мот

5 дулю и с выходом первого блока вычисления интервального индекса.