Преобразователь код - временной интервал Советский патент 1990 года по МПК H03M1/82 

Изобретение относится к автоматике, вычислительной и импульсной технике, может применяться в контрольно-измерительных и информационных комплексах и является дополнительным к основному по авт.св. N 1238241.

Целью изобретения является расширение области применения за счет возможности формирования программируемого временного интервала в реальном масштабе времени.

На фиг. 1 показана структурная . схема преобразователя код-временной интервал; на фиг„ 2 - временные диаграммы, поясняющие работу преобразователя .

Преобразова-ель содержит генератор 1 импульсов, входную шину 2 управления, выходную шину 3, шину 4 установки логической единицы, элемен И Ь, программируемые делители частоты Ь-1, 6-2, ... 6-п, коммутаторы , ,...7(п-1) (приведен пример реализации преобразователя для ), каждый программируемый делитель частоты 6 содержит ключ 8, счетчик 9 импульсов, элемент 10 сравнения и блок 11 памяти, каждый коммутатор 7 содержит

Ю

Ю

элементы и 13 и элемент ИЛИ 14. Преобразователь также содержит формирователь 15 импульсов элемент ИЛИ 16, счётчик 17 импульсов, блоки памяти 18 и 19, элемент 20 ИЛИ входную информационную шину 21 и шину 22 начала преобразования.

Работа преобразователя код-временки 18 и 19 памяти информации о величине задаваемых временных интервалов (устройство записи информации не показано) .

Через шину 21 в блоки памяти 18 и 19 заносится информация о величинах задаваемых временных интервалов пгв блок 18) и адресах переходов (в блок

ной интервал осуществляется следующимJQ 19) В счетчик 17 через элемент ИЛИ 20

заносится информация о начальном адресе работы блоков памяти 18 и 19 (преимущественно нулевом).

При поступлении сигнала начала преобразования на шину 2 этот сигнал через формирователь 15 и элемент ИЛИ 16 поступает на входы блоков 11 памяти, входящих в состав программируемых делителей частоты 6, в результате чего в блоки 11 записывается информация, хранящаяся в ячейках блока памяти 18 с начальными (нулевыми) адресами (например, 11, 14 мкс при часу тоте генератора 100 МГц). Одновременобразом.

В исходном состоянии в блоках 11 памяти отсутствует информация. При этом на информационных выходах блоков 11 памяти установлен О, на выхо-15 дах счетчиках 9 - также О, следовательно, на выходах элементов 10 сравнения и первых входах ключей 8 программируемых делителей 6-2, 6-3, 6-4 частоты устанавливается 1. 20

На вторых выходах блоков 11 памяти, соединенных с первыми входами логических элементов 13 И коммутаторов 7-1 , 7-2, , также устанавливается

1. Поскольку на вторых (незадейст- 25 но осуществляется увеличение содерживованных) входах элементов И 12 и 13 коммутатора присутствует поступающая по шине 4 логическая 1, то на их выходах и, следовательно, выходах коммутатора 7-3 будет 1. При этом 30 ключ 8 делителя 6-4 закрыт. На входах коммутатора , образованных вторыми входами элементов И 12, 13, устанавливается 1.

Поскольку на первых входах элементов И 12 и 13 коммутатора установлена 1 (посредством выходных сигналов соответствующих элементов 10 сравнения и блока 11 памяти), то на выходах элементов И 12 и 13 и, следо35

мого счетчика Г/ на единицу, чем осуществляется подготовка следующей кодовой информации на выходе блока памяти 18„ Пусть необходимо получить первый временной интервал длительностью 11, 14 мкс при частоте генератора Јэт 100 МГц (Тэт 10 не). Тогда в блок 11 памяти делителя 6-1 заносится код числа 4, соответствующий единицам значений формируемого временного интервала, а в блоки 11 памяти программируемых делителей 6-2, 6-3, 6-4 - код числа 1, соответствующий десяткам, сотням и тысячам значений. Эти коды устанавливаются на выходах блоков 11 памяти и, следовательно, входах соответствующих элементов 10 сравнения.

При появлении информации в блоках

вательно, на входах коммутатора соответствующего ключа 8 также устанавливается 1. Ключ 8 делителя 6-3 также закрыт. Поскольку на других входах коммутатора также установлена ,г 11 памяти программируемых делителей 1 посредством элемента 10 сравнения 6-2, 6-3, 6-4 на выходах элементов и блока 11 памяти делителя 6-2, то на выходах элементов И 12 и 13 и, следовательно, на входе ключа 8 делителя

10 сравнения и блоков 11 памяти устанавливается О, в результате чего

6-2 и на выходе элемента ИЛИ 14 ком50

изменяются выходные состояния соответствующих коммутаторов , и ключей 8 соответствующих делителей. На входе элемента И 5 также устанавливается О, запрещающий прохождение импульса преобразований на

Ключ

50

мутатора устанавливается 1П 8 делителя 6-2 закрыт.

Сигнал 1, поступая с выхода элемента ИЛИ 14 на вход элемента И 5, яв|ляется сигналом разрешения прохожде- выход устройства. Ключи 8 открыты. ния импульсов преобразования через элемент И 5 на выход устройства.

изменяются выходные состояния соот ветствующих коммутаторов , и ключей 8 соответствующих дел телей. На входе элемента И 5 также устанавливается О, запрещающий п хождение импульса преобразований н

В момент t, по шине 22 на упра ляющий вход ключа 8 программируемо делителя частоты 6-1 поступает сиг нал Пуск, являющийся импульсом р

Началу формирования временного интервала предшествует запись в блоки 18 и 19 памяти информации о величине задаваемых временных интервалов (устройство записи информации не показано) .

Через шину 21 в блоки памяти 18 и 19 заносится информация о величинах задаваемых временных интервалов пгв блок 18) и адресах переходов (в блок

0

5

мого счетчика Г/ на единицу, чем осуществляется подготовка следующей кодовой информации на выходе блока памяти 18„ Пусть необходимо получить первый временной интервал длительностью 11, 14 мкс при частоте генератора Јэт 100 МГц (Тэт 10 не). Тогда в блок 11 памяти делителя 6-1 заносится код числа 4, соответствующий единицам значений формируемого временного интервала, а в блоки 11 памяти программируемых делителей 6-2, 6-3, 6-4 - код числа 1, соответствующий десяткам, сотням и тысячам значений. Эти коды устанавливаются на выходах блоков 11 памяти и, следовательно, входах соответствующих элементов 10 сравнения.

При появлении информации в блоках

г 11 памяти программируемых делителей 6-2, 6-3, 6-4 на выходах элементов

11 памяти программируемых делителей 6-2, 6-3, 6-4 на выходах элементов

10 сравнения и блоков 11 памяти устанавливается О, в результате чего

11 памяти программируемых делителей 6-2, 6-3, 6-4 на выходах элементов

изменяются выходные состояния соответствующих коммутаторов , и ключей 8 соответствующих делителей. На входе элемента И 5 также устанавливается О, запрещающий прохождение импульса преобразований на

выход устройства. Ключи 8 открыты.

В момент t, по шине 22 на управляющий вход ключа 8 программируемого делителя частоты 6-1 поступает сигнал Пуск, являющийся импульсом разIll И

11

решения преобразования (см. фиг. 2а), в результате чего импульсы с выхода генератора 1 проходят через открытый ключ 8 делителя 6-1 частоты на вход счетчика 9 (Фиг. 26). По достижении на выходах разрядов счетчика 9 кода, равного коду, записанному в блоке 11 памяти, элемент 10 сравнения фиксирует равенство кодов (см. фиг. 2в, момент cj) и формирует импульс длительностью, равной периоду Тэт , который поступает через открытый ключ 8 делителя 6-2 на вход соответствующего - счетчика 9. Поскольку в блоке 11 памяти делителя 6-2 записан код числа

, то на выходах счетчика 9 и блока

памяти устанавливаются равные коды Элемент 10 сравнения делителя 6-2 фиксирует равенство кодов (фиг. 2г, момент с3) и вырабатывает импульс длительностью Тзт 10, который аналогичным образом через открытый ключ 8 делителя 6-3 поступает на соответствующий счетчик 9. Так как в блоке 11 памяти делителя 6-3 записан код числа 1, то элемент 10 сравнения фиксирует равенство кодов (фиг. 2д, момент с4), и на его выходе появляется импульс длительностью Тэт- 100, который аналогичным образом через открытый ключ 8 делителя проходит на соответствующий счетчик 9. Элемент 10 сравнения делителя б- фиксирует равенство кодов счетчика 9 и блока 11 памяти (фиг. 2г, момент с.) и на его выходе появляется 1, которая поступает на вход4 элемента И 12 коммутатора . Поскольку на втором незадействованном входе элемента И 12 присутствует 1, то на его выходе и, следовательно, на входах ключа 8 делителя 6-4 и элемента ИЛИ 14 коммутатора 7-3 появляется 1.-

Ключ 8 делителя 6-4 закрывается, запрещая прохождение импульса с элемента 10 сравнения предыдущего делителя 6-3, а на выходе элемента ИЛИ 14 коммутатора и, следовательно, на входе элемента И 12 коммутатора появляется 1, разрешающая прохождение через нее импульсов с выхода соответствующего элемента 10 сравнения.

Как только с выхода элемента 10 сравнения делителя 6-2 на счетчик 9 делителя (через открытый ключ 8) придет импульс (по отношению к моменту CjO, снова совпадают коды чисел счетчика 9 и блока 11 памяти де155062 4

0

лителя . При этом срабатывает соответствующий элемент 10 сравнения (фиг. 2д, момент сt) и на его выходе появляется 1, аналогичным образом приводящая к выключению ключа 8 делителя 6-3 и открыванию элемента И 12 коммутатора . Интервал с5 - t( составляет Тэт--900. Аналогичным образом в момент равенства кодов счетчи- ка 9 и блока 11 памяти делителя 6-2, который наступает по окончании Это Ьмпульса с момента,, ct с выхода элемента 10 сравнения делителя 6-1 час5 тоты на счетчик 9 делителя 6-2, происходит срабатывание элемента 10 сравнения делителя 6-2 (фиг 2г, момент с7), закрывание соответствующего ключа 8 и открывание элемента И 5.

0 Временной интервал с4- с7 составляет Тэт 90.

В момент равенства кодов счетчика 9 и блока 11 памяти в делитель 6-1 частоты, которое произойдет по окон5 чании импульса с генератора 1 опорной частоты с момента с7, срабатывает элемент 10 сравнения (фиг. 2в,

момент tg), временной интервал t7-t .

0

составляет Тэт - 9. На выходе элемента 10 сравнения появляется 1, которая пройдет через открытый элемент И 5 на выход преобразователя и сформирует импульс конца преобразования длительностью, равной периоду Тэт частоты генератора 1 (фиг. 2а4 момент св).

Таким образом, на выходе преобразователя код-временной интервал сформирован временной интервал длительностью 1114-Тэт. При этом погрешность преоб™ разования определяется лишь задержками переключения разрядов первого счетчика, которые незначительны и могут быть скомпенсированыо

При появлении импульса на выходной шине 3 он поступает на выход преобразователя, а также на второй вход элемента ИЛИ 16. Появление сигнала на выходе элемента ИЛИ 16 вызывает заQ пись информации, хранящейся в ячейках блока 18 памяти с первым адресом в блоки 11 памяти а также увеличение содержимого счетчика 17 на единицу,, что приводит к подготовке следующей

5 кодовой комбинации в блоке 17 памяти. Далее происходит процесс формирования временного интервала в соответствии с записанным в блоки 11 памяти кодом.

5

Процесс наращивания содержимого i счетчика Г/ продолжается до тех пор, пока в блоке памяти 19 в соответствующем разряде не появится сигнал пере- 5 писи информации в счетчике 17. Появившийся сигнал осуществляет занесение через элемент ИЛИ 20 кодовой информации , хранящейся в этом же слове блока 19 памяти, в счетчик 1 , в ре- ю зультате чего происходит переход на новый (например, нулевой,) адрес блока 18 памяти. Таким образом осуществляется циклическое повторение ряда значений временных интервалов., что J5 позволяет повысить достоверность, контроля новых видов БИС при использовании преобразователя код-времен:- ной интервал в соответствующих систе-. мах контроля и за счет этого расши- 20 рить область применения устройства.

Формула изобретения

1. Преобразователь код - времен- 25 ной интервал по авт.св. № 12382 1, отличающийся тем, что, с целью расширения области Применения за счет возможности формирования программируемого временного интервала в 30 реальном масштабе времени, в него введены первый и второй элементы ИЛИ, формирователь импульсов, счетчик импульсов и первый и второй блоки памяти , первые входы которых соответст- венно объединены с первыми входами второго элемента ИЛИ и являются входной информационной шиной, а вторые входы объединены и подключены к соответствующим выходам счетчика импуль- сов, счетный вход которого объединен с четвертыми входами программируемых делителей частоты и подключен к выходу первого элемента ИЛИ, первый вход которого соединен с выходом элемента И, а второй вход подключен к выходу формирователя импульсов, вход которого объединен с входом генератора импульсов и является входной шиной управления, при этом информационные входы счетчика импульсов соединены с соответствующими выходами второго элемента ИЛИ, вторые входы которого соответственно подключены к выходам второго блока памяти, а выходы первого блока памяти подключены к соответствующим шинам входного кода.

2. Преобразователь по п. 1, от - личающийся тем, что,программируемый делитель частоты выполнен на ключе, счетчике импульсов, блоке памяти и элементе сравнения, выход которого является первым выходом npoi- раммируемого делителя частоты, а первые и вторые входы подключены, соответственно к выхода м счетчика импульсов и первым выходам блока памяти второй выход и входы которого являются соответственно; вторым выходом и первыми входами программируемого делителя частоты, вторым и третьим входами которого являются соответственно первый и второй входы ключа, выход которого соединен с входом счетчика импульсов, а дополнительный вход блока памяти является четвертым входом программируемого делителя частоты.

Изобретение относится к автоматике, вычислительной и импульсной технике и может применяться в контрольно-измерительных и информационных комплексах. Целью изобретения является расширение области применения за счет возможности формирования программируемого временного интервала в реальном масштабе времени. Преобразователь код-временной интервал содержит эталонный генератор импульсов, входную шину управления, выходную шину, шину установки лог. единицы, элемент И, программируемые делители частоты, коммутаторы, формирователь импульсов, счетчик импульсов, два блока памяти, два элемента ИЛИ, входную информационную шину. Введение в схему преобразователя код-временной интервал, формирователя импульсов, двух элементов ИЛИ, счетчика импульсов, двух блоков памяти, дает возможность организовать такой режим работы преобразователя, при котором достигается изменение задаваемого временного интервала в реальном масштабе времени в соответствии с информацией, записываемой через входную информационную шину в блоки памяти. Перенос информации в программируемые делители частоты осуществляется выходными импульсами преобразователя. 1 з.п. ф-лы, 2 ил.