Преобразователь код-временной интервал Советский патент 1986 года по МПК H03M1/82 

1

Изобретение относится к импульсной технике и может применяться в устройствах преобразования и кодирования информации вычислительно-управ- ЛЯЮ1ДИХ, контрольно-измерительных и информационных комплексов.

Целью изобретения является повышение точности в широком диапазоне преобразования и повышение надежности за счет снижения достигаемой дискретности путем определенной коммутации работы программируемых дели- телей частоты.

На фиг. 1 изображена функциональная схема преобразования код-времен- ной интервал; на фиг. 2 - временные диаграммы, поясняющие работу преобразователя.

Преобразователь код-временной интервал содержит генератор 1 эталонной частоты, шину 2 начала преобразования, шины 3 входного кода, выходную шину 4, шину 5 установки логической единицы, элемент 6 И, программируемые делители Частоты 7-1, 7-2,,..,7-п и коммутаторы 8-1, 8-2,., .., ,8-(п-1 ) (на чертеже приведен пример реализации преобразователя для ). Каждый из программируемых

делителей частоты 7 содержит ключ 9, счетчик 10 импульсов, элемент П сравнения и блок 12 памяти, а каждый коммутатор 8 содержит элементы 13

и 14 И и элемент 15 ИЛИ.

123

Первые входы программируемых делителей частоты 7 являются соответствующими шинами 3 входного кода, выход генератора 1 подключен к второму входу программируемого делителя частоты 7-1, выход которого соединен с первым входом элемента 6 И, выход которого является выходной шиной 4. Первый и второй входы коммутаторов 8-1, 8-2, 8-3 соединены с первым и вторым выходами соответствующих программируемых делителей частоты 7-2, 7-3, 7-4, второй и третий входы которых подключены соответственно к первым выходам программируемых делителей частоты 7-1, 7-2, 7-3 и коммутаторов 8-1, 8-2, 8-3. Третий и четвертый входы коммутаторов 8-1, 8-2 соответственно соединены с вторым и третьим выходами соответствующих и последующих коммутаторов 8-2, 8-3, а третий и четвертый входы коммутатора 8-3 объединены и являются шиной 5. Второй выход коммутатора 8-1 подключен к второму вхо

10

382А1 . J

ду элемента 6,.а третий первого программируемогоделителя частоты. 7-1 является шиной 2.

При этом первый и второй входы элемента 15 соответственно соединены с выходами элементов 13 и 14, первые входы которых являются соответствен- но первым и вторым входами коммутаторов 8-1, 8-2, 8-3, а .вторые входы - соответственно третьим и четвертым входами коммутаторов 8-1, 8-2, 8-3, первый, второй и третий выходы которых являются соответственно первым входом, выходом и вторым

5 входом элемента 15.

Выход элемента 1 сравнения является выходом программируемого делите ля частоты 7, а первые и вторые входы подключены соответственно к выхо20 дам.счетчика Ю импульсов и первым выходом блока 12 памяти, второй выход и входы которого являются COOTветственно вторым выходом и первыми входами программируемого делителя 25 частоты 7, второй и третий входы которого являются соответственно первым и вторым входами ключа 9,- вьпЛэд которого соединен с входом счетчика 10 импульсов.

Преобразователь код-временной интервал работает следующим образом.

В исход ом состоянии в блоках 12 памяти отсутствует информация. При этом на информационных выходах блоков 12 памяти установлен О, на выходах счетчиков 10 - также О, следовательно. На выходах элементов 11 сравнения и первых входах ключей 9 программируемых делителей 7-2, 7-3, 7-4 частоты устанавливается .1,

30

35

40

. На вторых выходах блоков 12 памяти делителей 7-2, 7-3, 7-4, соединенных с первыми входами логических элементов И 14 коммутаторов 8-1, 8-2, 8-3, также устанавливается 1, Поскольку на вторых входах элементов . 13 и 14 И коммутатора 8-3 присутствует Г

то на их выходах и, следова50

тельно, выходах коммутатора 8-3 находится При этом ключ 9 программируемого делителя частоты 7-4 закрыт На выходах коммутатора 8-2, образо- . ; ванных вторыми входами- элементов 13

и 14 И, устанавливается 1. 55 Поскольку на первых входах элементов 13 и 14 И коммутатора 8-2 установлена 1 (посредством выходных сигналов соответствующих элемента 1(

сравнения и блока 12 памяти), то на . выходах элементов 13 и 14 И и, следовательно, на входах коммутатора 8-1 и ключа 9 также устанавливается 1, Ключ 9 делителя 7-3 также закрыт. Поскольку на других входах коммута- тора 8-1 также установлена I средством схемы 1I сравнения и блока 12 памяти делителя 7-2, то на выходах элементов 13 и 14 И и, следовательно, на входе ключа 9 делителя 7-2 и на выходе элемента 15 ИЛИ коммутатора 8-1, устанавливается 1. Ключ 9 делителя 7-2 закрыт.

Сигнал 1, поступая с выхода элемента 15 ИЛИ на вход элемента И 6, является сигналом разрешения прохождения импульсов преобразования через элемент 6 И на выход устройства.

Началу формирования временного интервала предшествует запись в блоке 12 памяти информации о величине заданного временного интервала (устройство записи информации на фиг, 1. не показано). Пусть необходимо получить временной интервал длительностью II, 14 МКС при частоте эталонного -генератора МГц (Т 10 не), тогда в блок 12 памяти делителя 7-1 занесется код числа 4, соответствующий единицам значений формируемого временного интервала, а в блоки 12 памяти программируемых делителей 7-2, 7-3, 7-4 - код числа I, соответствующий десяткам, сотням и тысячам значений. Эти коды устанавливаются на выходах блоков I2 памяти и, следовательно, входах соответст- вующих элементов 11 сравнения.

При появлении информации в блоках I2 памяти программируемых делителей 7-1, 7-2, 7-3, 7-4 на выходах элемен тов II сравнения и вторых выходах блоков J 2 памяти устанавливается О в результате чего изменяютс выходные состояния соответствующих коммутаторов 8-1, 8-2, 8-3 и ключей 9 соответствующих делителей. На входе элемента И 6 также устанавливается О, запрещающий прохождение импульса преобразования на выход устройства. Ключи 9 закрыты.

В момент времени управляющий второй вход ключа 9 первого программируемого делителя 7-1 поступает сигнал Пуск, являющийся импульсом разрешения преобразования (фиг. 2а), в результате чего импульсы с выхода

5

0

5

0

генератора 1 эталонной частоты прохр- . дят через открытый ключ 9 на вход счетчика 10 импульсов делителя 7-1 (фиг, 26). По достижении на выходах 5 разрядов счетчика 10 импульсов кода, равного коду, записанному в блоке 12 памяти, элемент 1I сравнения фиксирует равенство кодов (фиг. 2в, момент времени t) и.формирует импульс дли0 тельностью, равной периоду Т, кото- рый поступает через открытый ключ 9 делителя 7-2 на вход соответствующего счетчика 10 импу;1ьсов. Поскольку . в блоке 12 памяти делителя 7-2 запи15 сан код числа 1, то на выходах счетчика 10 импульсов и блока 12 памяти устанавливаются равные коды. Элемент 11 сравнения делителя 7-2 фиксирует равенство кодов (фиг. 2-г, момент

0 времени t) и вырабатывает импульс длительностью не, который аналогичным образом через открытый ключ 9 делителя 7-3 поступает на соответствующий счетчик 10 импульсов.

5 Так кик в блоке 12 памятр делителя 7-3 записан код числа I, то элемент 11 сравнения фиксирует равенство кодов (фиг. 2д, момент времени t), и на его выходе появляется импульс

Q длительностью Т. 100, который ана- |г1огичным образом через открытьй ключ (9 делителя 7-4 проходит, на соответ- /ствующий счетчик 10 импульсов. Элемент 11 сравнения делителя 7-3 фиксирует равенство кодов счетчика 10 импульсов и блока 12 памяти (фиг.2г, момент времени t) и на его выходе появляется 1, которая .поступает на вход элемента И 13 коммутатора 8-3. Поскольку на втором входе элемента 13 И присутствует 1, то на его входе и, следовательно, на входах ключа 9 делителя 7-4 и элемента ШШ 15 коммутатора 8-3 появляется 1,

Ключ 9 делителя 7-4 закрывается, запрещая прохождение импульса элемента 11 сравнения предьщущего делителя 7-3, а на выходе элемента ИЛИ 15 коммутатора 8-3 и, следовательно, на входе элемента 13 И коммутатора 8-2 появляется 1, разрешающая прохож- д|ение через нее импульса с выхода соответствующего элемента 11 сравне-. .ния.

5 Как только с выхода элемента 11 сравнения делителя 7-2 на счетчик 10 делителя 7-3 (через открытый ключ 9) придет 9-й импульс (по отношению

к моменту времени t, , снова совпадут КОДЫ чисел счетчика 10 импульсов и блока 12 памяти делителя 7-3, При этом срабатьгоает соответствуюйщй эле- мент П сравнения (фиг. 2, д, момент времени t) и на его выходе появляется 1, описанным образом приводящая к выключению ключа 9 делителя и открыванию элемента 13 И.ком- мутатора 8-1 . Интервал времени tg -t составляет Т, 900. Аналогичным образом, в момент равенства кодов счетчика 10 импульсов и блока 12 памяти делителя 7-2, что наступает по окончании 9-го импульса с момента времени tg с выхода элемента 11 сравнения делителя 7-1 на счетчик 10 делителя 7-2 проходит импульс и происходит срабатывание элемента 11 срав- нения делителя 7-2 (фиг. 2, г, момент времени t), закрывание соответствующего ключа 9 и открывание элемента 6 И, Временной интервал составляет Т,- 90.

В момент равенства кодов счетчи- ка 10 Импульсов и блока 12 памяти делителя 7-1, ЧТО произойдет по окончании 9-го импульса с генератора 1 эталонной частоты с момента времени t, срабатьшает элемент П сравнения этого делителя (фиг. 2, в, момент времени tg), временной интервал tg составляет 9. На выходе элемента 11 сравнения появляется 1, которая пройдя череэ открытый элемент 6 И на выход преобразователя, формирует импульс конца преобразования, длительностью, равной периоду частоты генератора 1.эталонной частоты (фиг. 2, ж, момент времени tg ).

Таким образом, на выходе преобразователя код-временной интервал сформирован временной интервал длительностью 1П4-Т. При этом погрешность преобразования определяется лишь задержками переключения разрядов первого счетчика, которые незначительны и могут быть скомпенсированы.

Формул а.изобретен ия

1. Преобразователь код-временной интервал, содержащий по числу разрядов входного кода п программируемых делителей частоты, первые входы которых являются соответствующими шинами входного кода, генератор эталон

О 5 0

5

5

0

5

ной частоты, выход которого соединен с вторым входим первого программируемого делителя частоты, выход которого подключен к первому входу элемента И, выход которого является выходной шиной, отличающийся тем, что, с целью повьштения точности в широком диапазоне преобразования и упрощения преобразователя, в него введены п-1 коммутаторов, первый и второй входы каждого 1-го из которых соответственно соединены с первым и вторым выходами соответствующего (i+l)-ro программируемого делителя частоты, второй и третий входы каждого i-ro из. которых, кроме первого, подключены соответственно к первым выходам соответствующих (i-l)-ro программируемого делителя частоты и (i-l)-ro коммутатора, при этом третий и четвертый входы каждого i-ro коммутатора, кроме последнего, соответственно соединены с вторым и третьим выходами .соответствующего (1+ +1)-го коммутатора, а третий и четвертый входы последнего (п-)-го коммутатора объединены-и являются шиной установки логической единицы, причем второй выход первого коммутатора под.- ключен к второму входу элемента И, а третий вход первого программируемого делителя частоты является шиной начала преобразования.

ч

2.Преобразователь по п. 1, о т - л и чающийся тем, что коммутатор выполнен на первом, и втором элементах И и элементе ИЛИ, первый.

и второй входы -которого соответственно соединены с выходами первого и второго элементов И, первые входы, которых являются соответственно первым-- и вторым входами коммутатора, а вторые входы - соответстве нно третьим и четвертым входами коммутатора, первый, второй и третий выходы которого являются соответственно первым входом, вьйсодом и вторым входом элемента ИЛИ. .

3.Преобразователь по п. I, о т - л и ч а ю щ и и с я тем, что программируемый делитель частоты вьтол- нен на ключе, счетчике импульсов, блоке памяти и элементе сравнения, выход которого является первым выхо- до.м программируемого делителя частоты, а первые и вторые входы подключены соответственно к выходам сче1;чи- ка и первым выходам блока памяти, второй выход и входы которого являются соответственно вторым выходом и первыми входами программируемого делителя частоты, второй и третий входы которого являются соответственно первьгм и вторым входами ключа, выход которого соединен с входом счетчика

импульсов.

Изобретение относится к импульсной технике и может применяться в устройствах преобразования и кодирования информ ации. Целью изобретения является повьппение точности-в широком диапазоне преобразования и повышение надежности за счет снижения достигаемой дискретности путем определенной коммутации работы программируемых делителей частоты 7-1,7-2, 7-3, 7-4 с помощью коммутаторов 8,-1 , 8-2, 8-3. Программируемьй делитель 7 содержит ключ 9, счетчик 10 импульсов, элемент IJ сравнения и блок 12 памяти, а каждый коммутатор 8 содержит элементы 13 и 14 И и элемент 15 Ш1И. В исходном состоянии информация в блоках 12 отсутствует и на вькоде элемента ИЛИ 15 коммутатор -8-1 устанавливается единичный сигнал, разрешающий прохождение через элемент И 6 импульсов, формируемых на выходе программируемого делителя 7-1, входы которого соот- . ветственно соедине ны с выходом генератора 1 эталолной частоты, шиной 2 начала преобразования и шингми 3 входного кода, . которые также подключены к соответствующим входам всех .программируемых делителей 7-2, 7-3, :7-4. После записи в блоках 12 информации о величине временного интервала с учетом того, что на шине 5 установки логической единицы действует сигнал, коммутаторы 8-1, 8-2, 8-3 таким образом коммутируют импульсные последовательности с программируемых делителей 7-1, 7-2, 7-3, 7-4, что на выходной шине 4 формируется выходной временной интервал с высокой точностью. 2 з.п. ф-лы, 2 ил. Л