УСТРОЙСТВО ДЛЯ ЗАПИСИ ИНФОРМАЦИИ В ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Советский патент 1994 года по МПК G11C7/00 

Изобретение относится к вычислительной технике, в частности к устройствам записи информации в полупроводниковые запоминающие устройства.

Целью изобретения является расширение области применения за счет увеличения класса программируемых микросхем, и повышения надежности программирования.

На фиг. 1, 2 представлены соответственно блок-схема устройства и блок-схема блока передачи данных.

Устройство для записи информации в ППЗУ содержит блок памяти 1, информационный вход 2, блок передачи данных 3, адресный вход 4, группу шин 5 управления работой устройства, выход 6 передачи высокого напряжения питания, информационный выход 7 блока передачи данных, вход 8 передачи высокого напряжения блока передачи данных, первый генератор тока 9 с первым выводом 10, ключевую схему 11, второй генератор тока 12, усилитель 13, элемент И 14, блок выборки-хранения 15 начального тока, компаратор 16, выход 17 контроля окончания программирования, вход 18 разрешения программирования, шину 19 нулевого потенциала, второй вывод 20 первого генератора тока, выход 21 контроля начала программирования.

Блок передачи данных содержит дешифратор 22, регистр 23, ключевую схему 24 блока передачи данных, элементы И 25 первой группы, элементы И 26 второй группы, элемент ИЛИ 27, ключевые схемы 28 группы, информационные входы 29.

Устройство работает следующим образом.

Микросхема ППЗУ, подлежащая программированию, соответствующими выводами подключается к выходам 6, 7, к входу 4 и входу 18 разрешения программирования. Под действием сигналов на шинах 5 управления и на входе 4 адреса в блок 1 памяти по входу 2 заносится программа (коды ППЗУ) с какого-либо внешнего устройства или вручную. Затем, в соответствии с начальным адресом, передаваемым по входу 4, код данных из блока 1 памяти передается на вход 29 блока 3 передачи данных и заносится в регистр 23. По одной из шин 5 на вход дешифратора 22 подается начальный код, вызывающий появление сигнала логической "1" на первом выходе дешифратора 22. Если на первом выходе регистра 23 присутствует сигнал логического "0", т. е. отсутствует необходимость в пережигании перемычки, то на выходе 21 блока 3 не вырабатывается запускающий сигнал для задания режима программирования микросхемы ППЗУ и на вход дешифратора 22 подается следующий код, вызывающий появление логической "1" на следующем выходе дешифратора 22.

При наличии логической "1" на соответствующем выходе регистра 23 на выходе 21 блока 3 вырабатывается запускающий сигнал логической "1", в ответ на который по одной из шин 5 управления в блок 3 поступают сигналы, обеспечивающие задание режима программирования микросхемы ППЗУ, а именно: замыкается ключевая схема 24 и соответствующая ключевая схема 28, на выход 6 поступает повышенное напряжение питания с шины 8, а на выход 7 - напряжение программирования с входа 9.

Если на входе 18 разрешения программирования сигнал отсутствует (логический "0"), то при этом через ключевую схему 11 к выходу 20 генератора тока 10 подключен источник тока 12, имеющий величину тока I_o+ Δ I_макс; блок 15 находится в режиме выборки; на втором входе элемента И 14 присутствует логический "0"; по входу 9 напряжения программирования и генератору тока 10 протекает ток величиной I_o + ΔI_макс.

Сигнал в генераторе тока 10 через усилитель 13 поступает на вход блока 15, который работает в режиме выборки. Затем на входе 18 разрешения программирования появляется сигнал логическая "1", при этом блок 15 переводится в режим хранения и фиксирует на своем выходе напряжение, соответствующее протекающему через генератор 10 току величиной I_o + ΔI_макс; ключевая схема 11 размыкается; по выводу 9 и генератору 10 начинает протекать ток для программирования выбранной перемычки.

Сигнал с генератора 10 через усилитель 13 поступает на первый вход компаратора 16, на втором входе которого присутствует напряжение с выхода блока 15. Когда выбранная перемычка разрушается, протекающий через генератор 10 ток уменьшается до величины, меньшей чем I_o + Δ I_макс. При этом значение напряжения на первом входе компаратора 16 будет меньше, чем на втором его входе, компаратор переключится и на его выходе появится сигнал логической "1", поступающий на первый вход элемента И 14, на втором входе которого присутствует сигнал логической "1", поступающий с входа 18 разрешения программирования. В результате элемент И 14 срабатывает и на выходе 17 появляется сигнал окончания программирования.

При появлении этого сигнала прекращается подача сигналов по одной из шин 5 управления, вызывающих замыкание схем 24 и 28, а также прекращается подача сигнала по входу 18. Таким образом, режим программирования прекращается сразу после разрушения выбранной перемычки. После выдержки паузы, необходимой для охлаждения микросхемы ППЗУ, осуществляется проверка состояния следующего разряда регистра 23 и пережигание следующей перемычки в случае наличия логической "1" в этом разряде кода данных. После перебора всех разрядов кода данных, записанного в регистре 23, по входу 4 адреса передается следующее значение адреса и в регистр 23 из блока 1 памяти заносится новый код данных. Далее процесс повторяется для всего массива адресов.

Таким образом, предлагаемое устройство позволяет осуществлять запись информации для более широкого класса существующих типов ППЗУ при сохранении быстродействиязаписи информации. В устройстве повышена достоверность критерия разрушения перемычки, что позволяет повысить надежность занесения информации в ППЗУ благодаря контролю величины тока утечки матрицы ППЗУ в процессе программирования, так как при этом появляются не полностью разрушенные перемычки и матрицы микросхем ППЗУ, имеющие завышенный ток утечки, ухудшающийкачество программирования. (56) Авторское свидетельство СССР N 1280449, кл. G 11 C 7/00, 1985.

Изобретение относится к вычислительной технике, в частности к устройствам записи информации в полупроводниковые запоминающие устройства. Целью изобретения является расширение области применения за счет увеличения класса программируемых микросхем. Поставленная цель достигается тем, что устройство для записи информации в программируемое постоянное запоминающее устройство содержит второй генератор тока, ключевую схему, блок выборки и хранения начального тока, компаратор, а блок передачи данных устройства содержит дешифратор, регистр, ключевую схему, первую и вторую группы элементов И, элемент ИЛИ и группу ключевых схем. 2 ил. , 1 з. п. ф-лы.

1. УСТРОЙСТВО ДЛЯ ЗАПИСИ ИНФОРМАЦИИ В ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее блок памяти, блок передачи данных, первый генератор тока, усилитель, элемент И, причем информационный вход блока памяти образует информационный вход устройства, информационный выход блока памяти соединен с информационным входом блока передачи данных, адресный вход блока памяти образует адресный вход устройства, группа шин управления работой блока памяти и группа шин управления работой блока передачи данных образуют группу шин управления работой устройства, информационный выход блока передачи данных образует информационный выход устройства, первый вывод первого генератора тока образует вход программирования устройства, первый и второй выводы первого генератора тока соединены соответственно с первым и вторым входами усилителя, отличающееся тем, что, с целью расширения области применения за счет увеличения класса программируемых микросхем и повышения надежности программирования, устройство содержит второй генератор тока, ключевую схему, блок выборки и хранения начального тока, компаратор, причем первый вход и выход ключевой схемы соединены соответственно с вторым и первым выводами соответственно первого и второго генераторов тока, второй вывод второго генератора тока соединен с шиной нулевого потенциала устройства, вход разрешения программирования блока передачи данных соединен с вторым выходом первого генератора тока, второй вход ключевой схемы образует вход разрешения программирования устройства, информационный вход блока выборки и хранения начального тока и первый вход компаратора объединены и соединены с выходом усилителя, информационный выход блока выборки и хранения начального тока соединен с вторым входом компаратора, выход компаратора соединен с первым входом элемента И, второй вход элемента И и вход разрешения выборки блока выборки и хранения начального тока объединены и подключены к второму входу ключевой схемы, выход элемента И образует выход контроля окончания программирования устройства, выход контроля начала программирования блока передачи данных образует выход контроля начала программирования устройства. 2. Устройство по п. 1, отличающееся тем, что блок передачи данных содержит дешифратор, регистр, ключевую схему, первую и вторую группы элементов И, элемент ИЛИ, группу ключевых схем, причем информационные входы регистра образуют информационные входы блока передачи данных, вход обращения к регистру, входы дешифратора, первые входы второй группы элементов И и первый вход ключевой схемы образуют группу шин управления работой блока передачи данных, первые входы группы ключевых элементов образуют вход разрешения программирования блока передачи данных, первый вход и выход ключевой схемы образуют соответственно вход и выход передачи высокого напряжения питания блока передачи данных, выходы группы ключевых схем образуют информационный выход блока передачи данных, выход элемента ИЛИ образует выход контроля начала программирования, каждый выход дешифратора соединен с первым входом элементов И первой группы, каждый выход регистра соединен с вторым входом элементов И первой группы, выходы элементов И первой группы объединены с соответствующим входом элементов И второй группы и соединены с соответствующим входом элемента ИЛИ, выходы элементов И второй группы соединены с соответствующими вторыми входами ключевых элементов группы.