Синтезатор частот Советский патент 1990 года по МПК H03B19/00 

Изобретение относится к радиотехнике и может быть использовано в приемопередающей и измерительной аппаратуре.

Целью изобретения является уменьшение дискретности приращения фазы выходного сигнала,

На чертеже представлена структурная электрич еская схема синтезатора частот.

Синтезатор частот содержит накап- ливающий сумматор (НС) 1, первый сумматор 2 кодов, первый мультиплексор 3, блок 4 инверторов, счетный триг- гер 5, первый переключатель 6, цифро- аналоговый преобразователь (ЦАП) 7, фильтр 8, второй сумматор 9 кодов, третий сумматор 10 кодов, второй переключатель 11, второй мультиплек- сор 12.

Синтезатор частот работает следующим образом.

НС 1, имеющий емкость , где п - количество двоичных разрядов НС 1, формирует ступенчатую пилообразную функцию A(t). Величина приращений функции на каждом периоде импульсной последовательности 8(t), поступающей на тактозый вход НС 1, равна числу А на его кодовом входе. Частота получаемого при этом пилообразного сигнала равна fc fT- A/q, где fT частота тактирующих импульсов, и может изменяться с дис- кретностью Af fT/q путем установки необходимого значения числа А на кодовом входе НС 1.

Процесс A(t) подается на один из входов первого сумматора 2, на другой вход которого поступает сумма Ц младших разрядов (м управляющего фазой кода Ср и числа q/А, полученна с помощью второго сумматора 9. Диапазон изменений числа Cpw лежит в пре делах от О до q/2, что соответствует сдвигу функции A,,(t) на выходе первого сумматора 2 в пределах половины периода во времени и в пределах ft радиан по фазе, а треугольной функции, формируемой далее в устройстве, соответственно на четверть периода и на радиан.

Смещение кода величину q/4 во втором сумматоре 9 необходимо для обеспечения режима переполнения первого сумматора 2 один раз на каждом цикле заполнения НС 1.

Аналогично действует третий сумматор 10. Функция A2(t) на его выходе сдвигается соответственно еще на половину периода и на радиан лтносительно функции A,(t) на одном из его входов. Для этого на другой вход сумматора подается число q/2.

Вторым мультиплексором 12, управляемым старшим разрядом кода (у , может быть выбран один из процессов A,(t) или A(t) для последующего формирования треугольной функции Ae(t). Цифровой сигнал (t) с выхода второго мультиплексора 12 поступает на первый вход первого мультиплексора 3, а на второй вход последнего через блок 4 инверторов приходит обратный переменный код AJ|2,(t).

Первый мультиплексор 3 управляется импульсами q(t), формируемыми счетным триггером 5. Счетный триггер 5 переключается под действием импульсов переполнения первого 2 и третьего 10 сумматоров, которые коммутируются вторым переключателем 11 в зависимости от состояния старшего разряда числа Ц . Полярность импульсов q(t) может изменяться с помощью первого переключателя 6, для чего входы последнего соединены с прямым и инверсным выходами счетного триггера 5, а управляющий вход - с шиной Знак, на которую подается соответствующий логический уровень.

В результате переключений счетного триггера 5 на выход первого мультиплексора 3 поочередно проходят функции ) и A,(t), преобразуемые далее с помощью ЦАП 7 в аналоговые эквиваленты, представляющие собой ступенчатую функцию, среднее значение которой имеет вид треугольника с периодом Тс 2q/AЈ-,-. Фильтр 8 отфильтровывает высокочастотные составляющие в спектре сигнала, который благо- даря этому может быть получен гармоническим с частотой fc fT A/2q, управляемой кодом А.

Возможность получения малых пере мещенйй фазы объясняется тем, что сдвиг по времени функции A(t) в первом сумматоре 2 осуществляется только в пределах половины периода.и нет необходимости менять управляющий код fy , во всем диапазоне возможных значений (практически от 0 до q), Этим гарантируется требуемый режим переполнений первого сумматора 2

(один раз на цикле заполнения НС 1) независимо от малости исходного модулирующего числа о/ .

Таким образом, младшие разряды управляющего кода Cf1 изменяют фазу сигнала на выходе синтезатора в пределах от 0 до /2, старший разряд этого кода дает изменения на , а по шине Знак фаза может быть изменена на обратную, что равносильно приращению фазы IT радиан.

Вторрй 9 и третий 10 сумматоры содержат разрядов соответственно 2 и 1. (Соответствующие младшие разряды чисел ум и A ,(t) передаются далее непосредственно, минуя названные сумматоры.

Количество разрядов К первого сумматора 2 выбирается исходя из требуемой дискретности йЦ изменения фазы, а именно:

К log г (1Г/&Ч) . Разрядность ЦАП 7 должна быть несколько большей, чтобы обеспечить дрпустимую относительную погрешность 8X&lf)Atf приращений фазы, т.е. ЦАП 7 должен иметь не менее m log C«Yu(f) + + logJ&(f/S(&lfXl- logJ;iT/Ј UqO разрядов. Так, например, при сравнительно простом 10-разрядном ЦАП 7 и 6-раз ;рядном первом сумматоре 2 обеспечивается дискретность изменения фазы ,05 рад 3°с относительной погрешностью, не превышающей ±3%.

Формула изобретения

Синтезатор частот, содержащий последовательно соединенные накапливающий сумматор и первый сумматор кодов, последовательно соединенные счетный триггер, первый переключатель, первый мультиплексор, цифроаналого- вый преобразователь и фильтр, а также блок инверторов, вход и выход которо

664556

го соответственно соединен с первым и вторым входами первого мультиплексора, инверсный выход счетного триггера соединен с вторым входом первого переключателя, управляющий вход которого является знаковым входом синтезатора частот, при этом тактовый и кодовый входы накапливающего сумма- JQ тора являются соответственно опорным входом и входом управления частотой синтезатора частот, отличающийся тем, что, с целью уменьше-- ния дискретности изменения фавы выход- 15 ного сигнала, введены второй сумматор кодов, второй мультиплексор и последовательно соединенные третий сумматор кодов и второй переключатель, выход и второй вход которого 20 соответственно подключены к входу

счетного триггера и к выходу переполнения первого сумматора кодов, первый вход и выход второго мультиплексора соединены соответственно с кодовым 25 выходом третьего сумматора кодов и с первым входом первого мультиплексора, второй вход второго мультиплексора объединен с первым входом третьего сумматора кодов и подключен к выходу 30 первого сумматора кодов, к второму входу которого подключен выход второго сумматора кодов, первый кодовый вход которого является входом кода младших разрядов управления фазой синтезатора частот, управляющий вход второго мультиплексора объединен с управляющим входом второго переключателя и является входом старшего разряда кода управления фазой синтезатора дО частот, второй кодовый вход второго сумматора кодов и второй кодовый вход третьего сумматора кодов являются соответственно входом кода числа q/4 и входом кода числа q/2, где д5 - емкость накапливающего сумматора; п - число двоичных разрядов накапливающего сумматора.

35

Изобретение относится к радиотехнике. Цель изобретения - уменьшение дискретности изменения /приращения/ фазы выходного сигнала. Синтезатор частот содержит накапливающий сумматор 1, сумматоры 2,9 и 10 кодов, мультиплексоры 3 и 12, блок инверторов 4, счетный триггер 5, переключатели 6 и 11, ЦАП 7 и фильтр 8. Сумматор 1, имеющий емкость G, формирует ступенчатую пилообразную ф-цию А /T/, которая поступает на сумматор 2, на который также поступает управляющий код φ₁, сформированный сумматором 9 при поступлении на него исходного модулированного числа ψ. Возможность получения малых приращений фазы объясняется тем, что сдвиг по времени ф-ции А /T/ в сумматоре 2 осуществляется только в пределах половины периода, и нет необходимости менять управляющий код ψ₁ во всем диапазоне возможных значений /от 0 до G/. Этим гарантируется режим переполнения сумматора 2 независимо от малости числа ψ. С помощью введенных сумматоров 9 и 10, переключателя 11 и мультиплексора 12 младшие разряды управляющего кода ψ изменяют фазу сигнала на выходе синтезатора от 0 до φ/2, старший разряд этого кода дает изменения на φ/2, а по шине "знак" фаза м.б. изменена на обратную, что равносильно приращению фазы ψ радиан. 1 ил.