Устройство для цифрового фазового детектирования импульсных последовательностей на неравных частотах Советский патент 1992 года по МПК H03D13/00 

со

с

Изобретение относится к импульсной и вычислительной технике и может быть использовано при построении синтезаторов частот для приемопередающей и измери f . тельной аппаратуры Цель изобретения - расширение функциональных возможностей путем обеспечения смещения нуля ди- скриминациОнной характеристики Устройство для цифрового фазового детектирования импульсных последовательностей на неравных частотах содержит накапливающий сумматор 1, RS-триггер 2, цифроаналоговый преобразователь 3, фильтр 4 нижних частот, переключатель 5. сумматоры 6-8 и мультиплексор 9 Цель достигается за счет того, что введение переключателя 5, сумматоров 7-8, а также мультиплексора 9 обеспечивает цифровое управление фазой одного из сравниваемых сигналов. 1 ил

hM .Je

l,(ll,J, , 7

Ј

-I- J-ULI

q/2

ь

8

VI ел VI о

00

о

Изобретенйе Ьтййсится к импульсной и вычислительной технике и может быть использовано при построении синтезатора частот для приемопередающей и измерительной аппаратуры.

Цель изобретения - расширение функциональных возможностей путем обеспечения смещения нуля дискриминационной характеристики,

На чертеже приведена структурная электрическая схема устройства для цифрового фазового де тектирования импульсных последовательностей на неравных частотах.

Устройство для цифрового фазового детектирования импульсных последовательностей на неравных частотах содержит накапливающий сумматор (НС) 1, RS-триг- гер 2, цифроаналоговый преобразователь (ЦАП) 3, фильтр 4 нижних частот (ФНЧ), переключатель 5, первый 6, второй 7 и третий 8 сумматоры, мультиплексор 9. .

Устройство работает следующим образом. ,- - ;, НС 1, имеющий ем костъ g 2П, где п - количество двоичных разрядов НС 1. формирует ступенчатую пилообразную функ- цию A(t). Величина приращений функции на каждом периоде опорной импульсной последовательности д0 (t), поступающей на тактовый вход НС 1. раина числу А на его кодовом входе,

Проце сс A(t) пода ется на один из входов второго сумматора 7, на другой вход которого поступает сумма младших разрядов управляющего фазой кода t/нч числа g /4, полученная с помо щью первого сумматора 6. Диапазон изменений числа лежит в пределах от 0 до д/ что соответствует сдвигу функции At(t) и импульсов переполнения Pi(t) на выводах второго сумматора относительно исходных A(t) и P(t), формируемых НС 1, в пределах половины периода по времени и в пределах к радиан по фазе.

Смещение кода ij)M на величину д/4 в первом сумматоре 6 необходимо для обес- пече ния режима переполнения второго сумматора 7 один раз на каждом цикле заполнения НС 1 При непосредственной подаче ма лых значений кода ifa на второй сумматор 7 последний мог не переполняться, что нарушает работу RS-триггера 2, выполняющего роль фазового детектора. .

Аналогично второму действует третий сумматор 8. Функции A2(t ) и Pa(t) на его выходах сдвигаются Соответственно еще на половину периода и на л: радиан относительно функции Ai(t) и Pi(t). Для этого на

другой вход третьего сумматора 8 подается число д/2.

Мультиплексором 9, управляемым старшим разрядом кода t/;, может быть выбран

один из процессов Ai(t) или A2(t) и передан на младшие разряды ЦАП 3 (функция Ai.a (t)). Одновременно с этим через переключатель 5 на один из входов RS-трмггера 2 передаются импульсы переполнения Pi(t) или P2(t)

соответственно второго 7 и третьего & сумматоров. Для осуществления названной операции старший разряд кода р соединен с управляющими входами мультиплексора 9 и.пербключателя 5.

На другой вход RS-триггера 2 поступают импульсы бс (t) сигнальной последовательности с частотой fc. Импульсы переключений g(t) RS-триггера 2 подаются в старший разряд ЦАП 3, чем достигается весовое соответствие процессов g(t) и Ai,2(t), Необходимое для компенсации помех дробности.Сумма g(t) g(t) + А 1.2(1) преобразовы- вается с помощью ЦАП 3 в аналоговый эквивалент G(t}, содержащий периодические

пилообразные составляющие с частотами f6 и fс и постоянную составляющую Go. про;- порциональную эквивалентной разности фаз сравниваемых импульсных4 последовательностей Дэ (t) и дс (t), а та кже пропорциональную числовому значению управляющего кода if. Периодические составляющие подавляются фильтром 4, а по-, стоянная составляющая Go проходит на выход устройства и может быть использована для синхронизации и управления фазой генератора в петле фазовой АПЧ, образующей синтезатор частот.

Поскольку процессы g(t) и G(t) в ЦАП 3 могут сдвигаться с помощью управляющего

кода ijj в пределах периода сигнальной последовательности импульсов (5С (t), предлагаемое устройство приобретает функции управителя фазой сигнала синтезатора в Диапазоне значений ±ж радиан.

, Количество разрядов К второго сумматора 7 выбирается, исходя из требуемой дискретности Ду) изменения фазы, а именно

(л/ДуО.

Разрядность ЦАП 3 должна быть несколько большей, чтобы обеспечить допустимую относительную погрешность б(Д9)/Д приращений фазы, т.е. ЦАП 3 должен иметь не менее m Iog2 () + + (Д(/) ( ). Например, при сравнительно простом 10- разрядном ЦАП 3 и б-разрдном втором сумматоре 7 обеспечивается дискретность изменения фазы я/26 0,05 радиан 3° с относительной погрешностью, не превышающей+3 %,

Ф о р м у л а и з о б р е т е н и я Устройство для цифрового фазового де- тектирован ия импульсных последовательностей на неравных частотах, содержащее накапливающий сумматор кодовый вход которого подключен к первому кодовому входу устройства, а тактовый вход - к опорному входу устройства, и последова- тельно соединенные RS-триггер, оди н из входов которого подключен к сигнальному входу устройства, цифроаналоговый преобразователь и фильтр нижних частот, выход которого является выходом убтройства. о т- личающееся тем, что, с целью расширения функциональных возможностей пу- тем обеспечения смещения нуля дискриминационной характеристики, в него

0

введены переключатель, выход которого соединен с другим входом RS-триггера, и по- следовательно соединенные первый, второй, третий сумматоры и мультиплексор, второй кодовый вход которого соединен с выходом второго сумматора, а выход соединен с входом младших разрядов цйфроана- логового преобразователя, управляющий вход мультиплексора соединен с управляющим входом переключатели и подключен к старшему разряду второго кодового входа устройства, младшие разряды которого подключены к одному из входов первого сумматора, другой вход которого соединен с шиной числа, равного четверти его емкости причем выход накапливающего сумматора подключен к другому входу второго сумматора; другой вход третьего сумматора соединен с шиной числа, равного половине его емкости, а выходы переполнения второго и третьего сумматоров подключены к входам переключателя.- „