Фиг.1
в
сд
о оэ
Јь
сл
ОЭ
Изобретение относится к радиотехнике и может быть использовано в электросвязи, радиотехнике и измерительной технике.
Целью изобретения является упрощение путем уменьшения объема постоянной памяти.
На фиг.1 приведена структурная электрическая схема генератора сет- ки частот; на фиг.2 - временные диаграммы, поясняющие работу генератора сетки частот; на и 4 - схемы формирователя крда адреса и управляемого инвертора кодов,1 соот- ветственно.
Генератор сетки частот (фиг.I) содержит тактовый генератор 1, форми рователь 2 кода адреса, блок 3 постоянной памяти (БПП), управляемый инвертор 4 знака, цифроаналоговый преобразователь (ЦАП) 5 и источник 6 опорного напряжения.
Формирователь 2 кода адреса (фиг.З) содержит блок 7 памяти, счет- чик 8 и блок 9 памяти (БП) кода частоты.
Управляемый инвертор 4 знака . (фиг.4) содержит сумматор 10 по модулю два с инверсией,
Генератор сетки частот работает следующим образом.
Выходной сигнал тактового генератора 1, представляющий собой меандр, частота которого равна частоте Тд дискретизации сигналов на выходе БПП 3, подается на вход формирователя 2, формирующего в каждом тактовом интервале длительностью Тд адреса, выбирающие требуемые ячейки памяти (в БПП 3), из которых производится считывание двоичных чисел, соответствующих величинам отсчетов синусоидальных сигналов, взятых с периодом Тд. Формирователь 2 может быть построен, например, (фиг.З) в виде управляющего блока 7 памяти, счетчика 8 и БП 9 кода частоты. В блоке 7 хранится последовательность адресов, по которым из БП 9 считывается код частоты. В этом случае смена значений частоты на выходе устройства (и смена кода частоты на выходе БП 9) осуществляется по заданной программе, хранящейся в блоке 7 (та- кой режим работы целесообразно применить, например, в том случае, когда на выходе необходимо получить последовательность сигнальных импульсов,
Q
0
5
0
5
частота заполнения которых последовательно принимает все возможные значения частоты, такой частотно-манипу- лированный сигнал можно использо;- вать. например, при измерении ампли- ту дочастотной характеристики какого- либо устройства или линии связи).
Если же управление значениями син- тезируемых частот осуществляется от некоторого внешнего источника (не показан), то необходимость в управляющем БП 9 отпадает и все необходимые сигналы подаются от указанного источника. Один из выходных сигналов блока 7 (I, фкг.З) подается на управляющий вход управляемого инвертора 4, Если, например, , то это указывает на то, что необходимо произвести инверсию четных отсчетов на выходе БПП 3, при инверсия не производится. Выходные сигналы счетчика 8 и БП 9.кода частоты образуют адресный сигнал для БПП 3. Код частоты задает зону БПП 3, из которой в соответствии с изменяющимся кодом на выходе счетчика 8 последовательно считываются значения отсчетов сигнала соответствующей частоты.
Использование инверсии знака, про- водимой на выходе БПП 3 позволяет хранить в этом блоке последовательности отсчетов только для половины из синтезируемых частот, Один и тот же код на выходе БП 9 кода частоты соответствует двум частотам, а какая из этих частот будет выбрана, определяется значением сигнала I, подаваемого на управляемый инвертор 4. При Ist 1 инверсия знака не производится,
и на выход ЦАП 5 проходят отсчеты частоты, расположенной в низкочастотной половине заданной сетки частот (например, f, фнг.2в), при перед вводом отсчетов в ЦАП 5 производится инверсия знака четных отсчетов (и, соответственно, инверсия спектра), в результате чего входной сигнал ЦАП 5 представляет собой последовательность отсчетов высокой частоты (в данном случае f, фиг.2г). Процесс подобного переноса частоты, связанного с инверсией зна ка, поясняется спектрами и временными диаграммами, приведенными на фиг.2 а-г. В данном примере в БПП 3 хранятся отсчеты частоты f,часть спектра дискретизированного сигнала частоты fj| показана на фиг,2а, а
огибающая (синусоида частоты f1) и ее отсчеты - на фиг.2в. После инверсии знака четных отсчетов сигнала частоты f i получается сигнал частоты
№
- f, , где F,
«с гд чд-с - частота дискретизации; 1С - точка симметрии синтезируемой сетки частот, отсчеты и огибающая которого показаны на фиг.2г, а низкочастотная часть спектра - на фиг.26.
Аналогично описанному выше любая частота из низкочастотной (f fc) половины синтезируемой сетки частот может быть преобразована в определенную частоту, лежащую в высокочастот- ной области ( - 2ffc), и требуемый объем БПП 3 может быть уменьшен вдвое. Управляемый инвертор знака может быть выполнен, например, как показано на фиг.4, где сумматор 10 реализует простую логическую опера566456
можно нала. В
менять амплитуду выходного сиг-
10
15
20
описанном варианте генератора в каждый момент времени формирует только одну из ряда частот. Очевидно, что его можно испольэоьать и для одновременного получения нескольких частот, при этом соответствующим образом увеличивается число выходов БПП 3 (он при этом выполняется в виде нескольких ПЗУ, считывание из которых может производиться одновременно), увеличивается число сумматоров 10 по модулю два с инверсией (фиг.4), количество блоков 7 и БП 9 кода частоты (фиг.З), в блоке 5 требуется несколько идентичных ЦАП, а число выходов блока 5 равно максимальному количеству частот, которое нужно синтезировать одновременно. Синтез каждой частоты в отдельности при этом происходит так, как описано выше.
название | год | авторы | номер документа |
---|---|---|---|
Цифровой синтезатор частотно-модулированных сигналов | 1988 |
|
SU1552345A1 |
Цифровой синтезатор частот | 1988 |
|
SU1566454A1 |
Цифровой синтезатор частот | 1988 |
|
SU1589366A1 |
Цифровой синтезатор частоты | 1986 |
|
SU1356222A1 |
ЦИФРОВОЙ ГЕНЕРАТОР СИНУСОИДАЛЬНЫХ СИГНАЛОВ | 1991 |
|
RU2050688C1 |
Режекторный фильтр | 1986 |
|
SU1417180A2 |
Формирователь сигналов с заданным законом изменения фазы | 1986 |
|
SU1385239A1 |
Синтезатор частот | 1988 |
|
SU1584105A2 |
Цифровой синтезатор частот | 1984 |
|
SU1210198A1 |
Частотный модулятор | 1989 |
|
SU1626320A1 |
Изобретение относится к радиотехнике. Цель изобретения - упрощение генератора путем уменьшения объема постоянной памяти. Генератор сетки частот содержит тактовый генератор 1, формирователь 2 кода адреса, блок 3 постоянной памяти и цифроаналоговый преобразователь 5 с источником 6 опорного напряжения. Цель достигается введением управляемого инвертора 4 знака, с помощью которого в генератор сетки любая частота из низкочастотной половины синтезируемой сетки частот может быть преобразована в определенную частоту, лежащую в высокочастотной области, а требуемый объем блока 3 постоянной памяти уменьшается вдвое. 4 ил.
цию А;
и
I ЛА0,
где I - сигнал,
подаваемый на управляющий вход управ- 25 Формула изобретения ляемого инвертора 4; АО и
А; значения знакового разряда соответственно на выходе БПП 3 и на входе ЦАП 5.
ЦАП 5 преобразует входной цифровой сигнал в последовательность импульсов, модулированных по амплитуде, а синтез синусоидальных сигналов осуществляется фильтром нижних частот (ФНЧ) с частотой среза, удовлетворяющей условию fwaKC f c«: F./2, где fMO(KC наивысшая частота синтезируемой сетки частот. Для определенности можно считать, что ФНЧ включен в состав ЦАП 5. Меняя значение опорного напряжения, подаваемого на ЦАП 5 от источника 6 опорного напряжения,
30
35
40
Генератор сетки частот, содержащий последовательно соединенные тактовый генератор, формирователь кода адреса и блок постоянной памяти, а также цифроаналоговый преобразователь отличающийся тем, что, с целью упрощения путем уменьшения объема постоянной памяти, введен управляемый инвертор знака, информационный и управляющий входы которого соединены соответственно с выходом блока постоянной памяти и дополнитель ным выходом формирователя кода адреса, выход управляемого инвертора знака соединен с входом цифроаналого- вого преобразователя.
Генератор сетки частот, содержащий последовательно соединенные тактовый генератор, формирователь кода адреса и блок постоянной памяти, а также цифроаналоговый преобразователь, отличающийся тем, что, с целью упрощения путем уменьшения объема постоянной памяти, введен управляемый инвертор знака, информационный и управляющий входы которого соединены соответственно с выходом блока постоянной памяти и дополнительным выходом формирователя кода адреса, выход управляемого инвертора знака соединен с входом цифроаналого- вого преобразователя.
.
95V9951
От чкфффоваюгял 2
Фиг. 4
Устройство формирования многочастотного сигнала | 1984 |
|
SU1282305A1 |
Переносная печь для варки пищи и отопления в окопах, походных помещениях и т.п. | 1921 |
|
SU3A1 |
Жураковский Ю.П., Волошин В.И | |||
Мнпгочастотные системы передачи дискретных сигналов,- Киев: Техника, 1981, с.65. |
Авторы
Даты
1990-05-23—Публикация
1988-06-13—Подача