Усилительное устройство Советский патент 1990 года по МПК H03F3/45 

t.

Изобретение относится к усилительной технике и может использоваться при построении аналоговых и аналого- цифровых схем на МДП транзисторах я обработки малых аналоговых сигналов датчиковой аппаратуры.

Цель изобретения - повышение точности коэффициента передачи в широком диапазоне синфазных напряжений.

На чертеже представлена принципиальная электрическая схема усилительного устройства.

Усилительное устройство содержит дифференциальный каскад 1, выполненный на первом и втором транзисторах 2,3, генераторе 4 тока и отражателе тока, выполненном на входном, выходном и дополнительном транзисторах 5,6,7, а также выходной инвертирующий усилительный каскад 8 с конденсатором 9 компенсации, первый, второй третий резисторы 10,11,12, источник 13 опорного напряжения, конденсатор f 14, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый ключи 15 - 23, компаратор 24, элемент ИЛИ 25, элемент И 26, первый,, второй инверторы 27,28, вход 29 для подачи тактовых импульсов,

Устройство работает следующим образом

Цикл измерения включает в себя время компенсации и время измерения. Все ключи в схеме открываются высоким уровнем напряжения. В исходном состоянии на вход управления четвертого ключа 18 подается установочный Импульс положительной полярности, начинающий время компенсации и открывающий четвертый ключ 18. В этом режиме пятый ключ 19 закрыт и входной сигнал не проходит на выход. Напряжение положительной полярности на выходе элемента ИЛИ 25 открывает первый ключ 15, который служат для подачи одинакового напряжения на оба входа дифференциального усилителя, и шестой, девятый ключи 20,23. Третий, седьмой, второй, восьмой ключи 17, 21,16,22 закрыты. Конденсатор 14 разряжается через открытый четвертый ключ 18, при этом дополнительный транзистор 7 закрывается, и на выходе выходного инвертирующего усилительного каскада появляется предуста- новочное напряжение смещения положительной полярности. При этом ширина канала входного транзистора 5 выби

рается меньше ширины канала выходного транзистора 6, проводимость соответственно меньше. Подключаемый параллельно дополнительный транзистор 7 позволяет получать предустановоч- ное напряжение смещения нуля любого знака изменением напряжения на его затворе с коэффициентом чувствительности:

тг -

4U3M5 7).

ли вГ,7

Коос

40.

0

5

0

5

0

5

0

5

W5-,W7

При увеличении отношения г-/г- увелиLj L7

чивается коэффициент К, где. W - иирина канала, L - длина канала. При разряде конденсатора 14 уменьшается проводимость дополнительного транзистора 7, в плечах дифференциального каскада появляется напряжение разбаланса, которое поступает через вь одной инвертирующий усилительны, ласкад 8, охваченный обратной свзью через конденсатор 9 компенсации, на неинвертирующий вход компаратора 24 и переключает его на уровень напряжения положительной полярности. При поступлении на вход 29 сигнала отрицательной полярности закрывается четвертый ключ 18. Ключи 20,15,23 остаются открытыми и уровнем напряжения положительной полярности на выходе элемента И 26 открывается третий ключ 17. Ключи 16,21,19,22 закрыты. Конденсатор 14 заряжается через открытый третий ключ 17. Когда напряжения разбаланса в плечах дифференциального каскада 1 меняет знак, то на выходе компаратора 24, имеющего время задержки 100 не, появляется сигнал отрицательной полярности. При этом закрываются ключи 17,15,20,23. На конденсаторе 14 запоминается напряжение, при котором происходит переход напряжения на выходе усилителя 8 через среднюю точку. Ключ 18 остается закрытым, а сигнал положительной полярности на выходе первого инвертора 27 открывает ключи 21,16,19, 22. Начинается режим измерения, при котором входной сигнал через тракт усиления проходит на выход. Через ключ 16 поступает на неинвертирующий вход дифференциального каскада 2 опорное напряжение, относительно ко515

торого происходит усиления входного сигнала. На выходе компаратора 24 сигнал отрицательной полярности устанавливается до следующей компенсации. Чувствительность компаратора 24 должна быть не хуже (Ucweui-Коос) . Сопротивление открытых ключей 15,16,21, 19,20 порядка 1 кОм, а ключей 17,18 на порядок больше. Величина емкости конденсатора 14 не так критична, поскольку запоминается эагрубленное напряжение в отличие от методов компенсации, где на конденсаторе запоминается напряжение смещения.

В устройстве прототипа, импользу- емом при усилении сигналов, близких к напряжению общей шины и при высоких коэффициентах усиления, переключение компаратора на уровень напряжения отрицательной полярности происходит, когда на выходе выходного инвертирующего усилительного каскада 8 устанавливается напряжение, равное

ивык U 8х+К оос пор.ком

U К

в

оос

-напряжение на входе,

-коэффициент отрицательной обратной связи

(КСос 1 + I),

R

ю

U

- напряжение смещения, фиксируемое переключением компаратора U пор чувствительность компаратора.

Для прототипа при высокой чувствительности компаратора 24 из (1)

следует (U - ----), что напряже

К

оос

ние смещения увеличивается в синфазном диапазоне и при уменьшении Коос. В предложенном устройстве сравнение на компараторе 24 происходит с входным напряжением, поступающим на его инвертирующий вход через открытый ключ 15, поэтому напряжение смещения не зависит от величины синфазного сигнала и определяется чувствительностью компаратора 24 и Коос. В режиме компенсации включена цепь с третьим резистором 12, обеспечивающим .высокий Коос. В режиме измерения восьмой ключ 22 подключает цепь с вторым резистором 11, обеспечивающим низкий Коае. Сопротивление открытых ключей 22,21 выбирается на- 3 порядка меньше

7/, 96

сопротивления второго, третьего резисторов 11,12.

Таким образом, в схеме повышается точность коэффициента передачи в широком диапазоне синфазных напряжений и при малых коэффициентах усиления.

Формула изобретения

10

Усилительное устройство, выполненное на полевых транзисторах содержащее последовательно соединенные дифференциальный каскад и выходной ин15 вертирующий усилительный каскад, имеющий конденсатор компенсации в цепи обратной связи, при этом дифференциальный каскад выполнен на первом и втором транзисторах, имеющих одну

20 структуру, истоки которых соединены и через генератор тока подключены к первой шине источника питания, затвор первого транзистора является инвертирующим входом дифференциального

25 каскада и соединен с первым выводом первого резистора, второй вывод которого является входом усилительного устройства и через первый ключ соединен с первым выводом второго ключа

30 и затвором второго транзистора, являющимся неинвертирующим входом дифференциального каскада, при этом стоки первого и второго транзисторов соединены соответственно с входом

,г и выходом отражателя тока, общий вывод которого подключен к второй шине источника питания, отражатель тока выполнен на входном, выходном и дополнительном транзисторах, имеющих

40 ДРУГУЮ структуру, причем параллельно сток - истоку входного транзистора включен соответственно сток - исток дополнительного транзистора, затвор и исток которого соединены через

45 конденсатор, между первой и второй шинами источника питания включены последовательно соединенные третий и четвертый ключи, точка соединения которых подключена к затвору допол50 нительного транзистора, выход выходного инвертирующего усилительного каскада соединен с первым выводом второго резистора, с первым выводом пятого ключа, второй вывод которого

55 является выходом усилительного уст- , ройства, и с второй шиной источника питания через последовательно соединенные шестой и седьмой ключи, точка соединения которых подключена к неин715717498

вертирующему входу компаратора, вы- мой и девятый ключи, источник опорно- ход которого через элемент И соединенго напряжения, выход которого соеди- с управляющим входом третьего ключа,нен с вторым выводом второго ключа, через элемент ИЛИ - с управляющимипри этом инвертирующий вход компара- входами первого и шестого ключей, тора соединен с неинвертирующим вхо- которые через первый инвертор соеди-дом дифференциального каскада, инвер- нены с управляющими входами второго,тирующий вход которого через восьмой пятого и седьмого ключей, при этомключ соединен с вторым выводом второ- управляющий вход четвертого ключа со- пго резистора, а через последовательно единен с входом для подачи тактовыхсоединенные девятый ключ и третий ре- импульсов, с вторым чходом элементазистор - с выходом выходного инверти- ИЛИ и через второй инвертор - с вто-рующего усилительного каскада, при- рым входом элемента И, .о т л и ч а- чем управляющие входы восьмого и де- ю щ е и с я тем, что, с целью повы- j вятого ключей соединены соответствен- шения точности, коэффициента передачино с выходом и входом первого инвер- в широком диапазоне синфазных напря-тора, жений, введены третий резистор, вось

Изобретение относится к усилительной технике. Цель изобретения - повышение точности коэффициента передачи в широком диапазоне синфазных напряжений. Усилительное устройство содержит дифференциальный каскад 1, выполненный на транзисторах 2 и 3, г-ре 4 тока и отражателе тока на транзисторах 5, 6 и 7, а также инвертирующий усилительный каскад 8 с конденсатором 9 компенсации, резисторы 10, 11 и 12, источник 13 опорного напряжения, конденсатор 14, ключи 15-23, компаратор 24, эл-т ИЛИ 25, эл-т И 26 и инверторы 27 и 28. В данном устройстве сравнение на компараторе 24 происходит с входным напряжением, поступающим на его инвертирующий вход через открытый ключ 15. Поэтому напряжение смещения не зависит от величины синфазного сигнала и определяется чувствительностью компаратора 24 и коэффициентом отрицательной обратной связи /ООС/. В режиме компенсации включена цепь с резистором 12, обеспечивающим высокий коэффициент ООС. В режиме измерения ключ 22 подключает цепь с резистором 11, обеспечивающим низкий коэффициент ООС. Сопротивление открытых ключей 21 и 22 выбирается на три порядка меньше сопротивления резисторов 11 и 12, что обеспечивает повышение точности. 1 ил.