Усилительное устройство Советский патент 1987 года по МПК H03F3/45 

Изобретение относится к усилительным устройствам и может быть использовано при построении аналоговых и аналого-цифровых схем на МДП-тран- зисторах.

Цель изобретения - компенсация смещения нулевого уровня постоянного напряжения.

На чертеже представлена электрическая принципиальная схема предложенного усилительного устройства.

Усилительное устройство содержит дифференциальньй каскад i, первьй, второй, третий, четвертьй, пятьй транзисторы 2-6 первый, второй резисторы 7, 8i конденсатор 9 компенсации, выходной усилительный каскад 10, первьй, второй, третий, чет- вертьй, пятьй, шестой и-седьмой управляемые ключи 11 - 17, конденсатор 18, компаратор 19, первьй и второй инверторы 20, 21, элемент И 22, элемент И,ПИ 23, третий и четвертьй транзисторы образуют отражатель тока.

Усилительное устройство работает следующим образом.

Цикл измерения включает в себя время компенсации и время измерения. Все ключи в схеме открываются высоким уровнем .напряжения. В исходном сос- .тоянии на вход тактовых импульсов подается установочньй импульс положительной полярности, начинающий время компенсации.При этом открьтается второй управляемьй ключ 2. Напряжение положительной полярности на выходе элемента ИЛИ 23 открывает третий и пятьй управляемые ключи 13 и 15. При этом первый 11, шестой 16, четвертьй 14, седьмой 17 управляемые ключи закрыты. Конденсатор 18 разряжается через открытьй второй 12 управляемьй ключ. Ширина канала третьего транзистора 4 выбирается меньшей ширины канала четвертого транзистора 5, проводимость соответственно меньше. Под- ключаемьй параллельно резистор 7 позволяет менять напряжение см€1щения нуля изменением напряжения на его затворе с коэффициентом

V

.0.с

для операционного усилителя

При разрядке конденсатора 18 уменьшается проводимость резистора 7, в плечах дифференциального каскада по- является разбаланс, переключающий выход компаратора 19 на уровень напряжения положительной полярности. При поступлении на вход тактовых импульсов сигнала отрицательной полярности

10 закрьшается второй ключ 12. Пятьй 15, третий 13 остаются открытыми и уровнем напряжения положительной полярности на выходе элемента И 22 открывается первьй ключ 11. Ключи четвер15 тьй 14, шестой 16, седьмой 17 закрыты. Конденсатор 18 заряжается через открытьй первьй ключ 11. Когда разбаланс в плечах дифференциального каскада меняет знак, то на выходе

20 компаратора 19 появляется сигнал отрицательной полярности. При этом закрываются первьй П, третий 13,. пятьй 15 ключи. .Ключ второй 12 остается закрытым, а сигнал положительной по25 лярности на выходе второго инвертора 21 открьшает четвертьй 14, шестой 16, седьмой 17 ключи. Начинается режим измерения. На выходе компараторе 19 .сигнал отрицательной полярности ус30 танавливается до следующей компенсации. Чувствительность компаратора должна быть не хуже С- смещ о.о.с ) Скважность тактовых импульсов может быть порядка 15, поскольку утечки

35 на конденсаторе 18 не критичны. В методах компенсации, основанньгх на запоминании напряжения смещения на емкости, скважность тактируемых импульсов выбирается в пределах от 2

40 до 5 из-за небольшого времени хранения за счет утечек.

Таким образом, в схеме обеспечивается время активной работы - враг мя измерения - намного больш1-1м вре45 мени компенсации.

Формула изобретения

50

К

.

15

повторителя при соотношении

W,, ,6, где W - ширина

канала. При увеличении отношения -W4/W увеличивается коэффициент К

Усилительное устройство, выполненное на полевых транзисторах, содержащее последовательно соединенные дифференциальньй каскад и усилител:ь- ный каскад с конденсатором компенсации в цепи обратной связи, при этом режиме ЕС дифференциальньй каскад выполнен на первом и втором транзисторах, затвор первого транзистора является инвертирующим входом дифференциального каскада и соединен с первым выводом перW,

При разрядке конденсатора 18 уменьшается проводимость резистора 7, в плечах дифференциального каскада по- является разбаланс, переключающий выход компаратора 19 на уровень напряжения положительной полярности. При поступлении на вход тактовых импульсов сигнала отрицательной полярности

закрьшается второй ключ 12. Пятьй 15, третий 13 остаются открытыми и уровнем напряжения положительной полярности на выходе элемента И 22 открывается первьй ключ 11. Ключи четвертьй 14, шестой 16, седьмой 17 закрыты. Конденсатор 18 заряжается через открытьй первьй ключ 11. Когда разбаланс в плечах дифференциального каскада меняет знак, то на выходе

компаратора 19 появляется сигнал отрицательной полярности. При этом закрываются первьй П, третий 13,. пятьй 15 ключи. .Ключ второй 12 остается закрытым, а сигнал положительной полярности на выходе второго инвертора 21 открьшает четвертьй 14, шестой 16, седьмой 17 ключи. Начинается режим измерения. На выходе компараторе 19 сигнал отрицательной полярности устанавливается до следующей компенсации. Чувствительность компаратора должна быть не хуже С- смещ о.о.с ) Скважность тактовых импульсов может быть порядка 15, поскольку утечки

на конденсаторе 18 не критичны. В методах компенсации, основанньгх на запоминании напряжения смещения на емкости, скважность тактируемых импульсов выбирается в пределах от 2

до 5 из-за небольшого времени хранения за счет утечек.

Таким образом, в схеме обеспечивается время активной работы - враг мя измерения - намного больш1-1м времени компенсации.

Формула изобретения

вого- резистора, второй вьшод которо-. го является входом усилительного устройства, а затвор второго транзистог ра является неинвертирующим входом дифференциального каскада, сток первого транзистора соединен с входом, а сток второго транзистора - с выходом отражателя тока, выполненного на третьем и четвертом транзисторах, причем первый, второй транзисторы имеют одну структуру, а третий и четвертый транзисторы - другую структуру, отличающее ся тем, что, с целью компенсации смещения нулевого уровня постоянного напряжения, введены первый, второй, третий, четвертьш, пятьй, шестой и седьмой управляемые ключи, элемент ИЛИ, элемент И, первый и второй инверторы, компаратор, конденсатор, пятый транзистор, структура которого соответствует структуре четвертого транзистора, при этом вход первого и вход второго управляемых ключей соединены с соответствующими шинами источника питания, а выходы объединены и подключены к одному вьшоду конденсатора и затвору пятого транзистора, сток-исток которого подключен к сток-истоку третьего транзистора, а другой вьгоод конденсатора подключен к истоку пяСоставитель Н.Дубровская Редактор С.Патрушева Техред и.Попович Корректор Г.Решетник

Заказ 5297/56 Тираж 900Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4

того транзистора, между вторьм выводом второго резистора и неинверти- РУК1ЩИМ входом дифференциального каскада включен третий управляемый ключ между неинвертирующим входом дифференциального каскада и общей шиной включен четзертьпЧ ключ, выход выходного усилительного каскада через пятый управляемый ключ соединен с неинвертирующим входом компаратора, который через шестой управляемый ключ соединен с истоком четвертого транзистора, выход выходного усилительного каскада соединен с входом седьмого ключа, выход которого является выходом усил1ггельного устройства, вход управления второго ключа соединен с входом тактовых импульсов и через последовательно соединенные элемент ИЛИ и второй инвертор - с входами управления четвертым, шестым и седь- №1М управляемыми ключами, выход компаратора соединен с другим входом элемента ИЛИ и через элемент И - с входом управления первого ключа, другой вход элемента И соединен с выходом первого инвертора, вход которого соединен с входом тактовых импульсов, выход элемента ИЛИ соедршен с входами управления третьего и пятого управляемых ключей.

Изобретение может использовать-- ся при построении аналоговых и аналого-цифровых схем на МДП-транзисторах и обеспечивает компенсацию смещения нулевого уровня постоянного напряжения. Усилительное устр-во содержит дифференциальный каскад (ДК), вьшол- ненный на транзисторах (Т) 2, 3, отражатель тока, выполненный на Т 4, 5, резисторы 7, 8, конденсатор компенсации 9, выходной усилительный каскад 10, управляющие ключи. (УК ) 11-17, конденсатор 18, компаратор 19, инверторы 20, 21, эл-т И 22 и эл-т ИЛИ 23. Цикл измерения включает время компенсации и время измерения. УК открьшаются высоким уровнем напряжения. При подаче установочного импульса положит, полярности начинается компенсация. При этом открываются УК 12, 13, 15. Конденсатор 18 разряжается через УК 12, в результате чего в плечах ДК появляется разбаланс, переключающий выход компаратора 19 на уровень напряжения положит, полярности. При поступлении сигнала от- риц. полярности УК 12 закрьшается, а УК 1I открьшается и через него заряжается конденсатор 18. Когда разбаланс в плечах ДК меняет знак, то на выходе компаратора 19 появляется сигнал отриц. полярности. При этом УК 12 закрыт, закрываются УК П, 13, 15 и через инвертор 21 открываются УК 14, 16, 17. Начин ается режим измерения, который по времени намного больше режима компенсации. 1 ил. (Л оо ел о оо го Ic Вых.