Двухдекадный двоично-десятичный цифроаналоговый преобразователь Советский патент 1990 года по МПК H03M1/66 

Изобретение относится к автоматике и вычислительной технике и может бить использовано в устройствах преобразования цифровой информации в аналоговую.

Цель изобретения - расширение функциональных возможностей за счет обеспечения дополнительной функции перемножения входного кода на анало- гэвый сигнал.

На чертеже представлена функциональная схема предлагаемого преобразователя. . .

. Двухдекадный двоично-десятичный цифроаналоговый преобразователь (.ЦДЛ) содержит первый 1 и второй 2 двоич- ЦАП, сумматор 3 и два элемента ЩМ 4 и 5.

1 Двухдекадный двоично-десятичный 1ШЛ работает следующим образом,

Преобразуемый двоично-десятичный код поступает на следующие входы разрядов первого 1 и второго 2 двоичных ЦАП: первый младший разряд младшей тетрады входного кода поступает на Эходы первых разрядов первого 1 и

второго 2 ЦАП, второй разряд младшей т етрады - на вход третьего разряда второго ЦАП 2 через элемент ИЛИ 5, третий разряд младшей тетрады - на ЕХОД четвертого разряда второго ЦАП 2 через элемент ИДИ 4, четвертый (старший) разряд младшей тетрады - на вход третьего разряда первого ЦАП 1 и на входы третьего и четвертого разрядов ЦАП 2 через элементы ИЛИ 4 и 5, первый (младший) разряд стар- ifieft тетрады - на вход второго разряда ЦАП 1 и на входы второго и пятого разрядов ЦАП 2, второй разряд стар- йей тетрады - на вход четвертого разряда ЦАП 1 и вход шестого разряда ЦАП 2, третий разряд старшей тетрады - на вход пятого разряда ЦАП 1 и На вход седьмого разряда ЦАП 2, четвертый (старший) разряд старшей тетрады - на вход шестого разряда ЦАП 1 и на вход восьмого разряда ЦАП 2.

Преобразуемый двоично-десятичный код десятичного числа N представим в виде ,+2а,1+4а3+8а4 + (Ь1+2Ьг + +4ЪЭ+8Ь4) 10, где а, и Ъ - разрядные коэффициенты 1-го разряда соответственно младшей и старшей тетрады принимающие значения 0 или 1. Поскол ку, в двоично-десятичном коде разряд ные коэффициенты а и а4, а также а3 и а, не могут одновременно принимат

,

ig

15

JQ

25

3 .Q

35

5

значения логической единицы (.т.е. комбинации 1Х1Х и 11ХХ в двоично-де- ., сятичном коде с весами 1-2-4-8 являются запрещенными, где X может принимать значения 0 или 1), то на выходе первого ЦАП 1 формируется аналоговый сигнал А в виде

А(-2°а1+27а4+21Ь,+29Ь4+24Ьл+ +2%). К,,

где К, - коэффициент преобразования

ЦАП 1. На выходе ЦАП 2 сигнал

B 2°a1+22a14-23a2 +(22+23)a4 + (2f + +2)Ь1+25Ь4+2 ьа+2 ц;.К1,

где К - коэффициент преобразования

ЦАП 2..

После суммирования аналоговых сигналов А и В на сумматоре- на его выходе при выполнении условия К л , формируется напряжение

ивш(А,-В) .

Таким образом, преобразователь преобразует входной двоично-десятичный код N. в пропорциональное ему значение выходного напряжения. При использовании в качестве двоичных ЦАП умножающих ЦАП устройство в целом реализует функцию умножающего двоично-десятичного ЦАП. Повышение точности обеспечивается за счет уменьшения влияния напряжения смещения ч операционного усилителя на точность преобразования.

Формула изобретения

Двухдекадный двоично-десятичный цифроаналоговый преобразователь, содержащий первый и второй двоичные цифроаналоговые преобразователи и сум- матор, выход которого является выходной шиной, а первый вход подключен к выходу второго двоичного цифр оаналого- вого преобразоавтеля, входы пятого, шестого, седьмого и восьмого разрядов которого являются входами соответствующих разрядов старшей тетрады входной шины преобразуемого кода, отличающийся тем, что, с целью повышения точности и расшире

ния функциональных возможностей за .счет обеспечения дополнительной функ-1 ции перемножения входного кода на аналоговый сигнал, в него введены первый и 1второй элементы ИЛИ, выходы которых соединены соответственно с входами третьего и четвертого разрядов второго двоичного цифроаналогового преобразователя, вход первого разряда которого объекдинен с входом первого разряда первого двоичного цифроаналогового преобразователя и является входом первого разряда младшей тетрады входной шины преобразуемого кода, первые входы первого и второго элементов ИЛИ являются входами соответственно второго и третьего разрядов младшей тетрады входной шины преобразуемого кода, второй вход первого элемента ИЛИ объединен с вторым входом BTOpofo элемента ИЛИ, с входом третьего раз- 1; ряда первого двоичного цифроаналогового преобразователя и является входом четвертого разряда младшей тетрады входной шины преобразуемого кода, входы четвертого, пятого и шестого

разрядов первого двоичного цифроаналогового преобразователя объединены с вхо дами соответственно шестого,- седьмого и восьмого разрядов второго двоичного преобразователя, входы пя5 того и второго разрядов которого объединены и соединены с входом второго разряда первого двоичного цифроаналогового преобразователя, выход которого соединен с вторым входом сумматора.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах преобразования цифровой информации в аналоговую. Цель изобретения - расширение функциональных возможностей за счет обеспечения дополнительной функции перемножения входного кода на аналоговый сигнал. Двухдекадный двоично-десятичный цифроаналоговый преобразователь содержит первый 1 и второй 2 двоичные цифроаналоговые преобразователи, сумматор 3 и два элемента ИЛИ 4, 5. Положительный эффект достигается за счет введения двух элементов ИЛИ и соответствующих связей между разрядами преобразуемого кода и разрядными входами двоичных цифроаналоговых преобразователей. 1 ил.