Вычислительное устройство для управления лучом фазированной антенной решетки Советский патент 1990 года по МПК G05B15/02 

Изобретение относится к вычислительной технике и может быть использовано для управления лучом плоской фазированной антенной решетки (ФАР). Целью изобретения является повышение быстродействия.

На фиг.1 приведена функциональная схема устройства; на фиг.2 - функциональная схема блока управления угла места; на фиг.З - принципиальная схема вычислителя; на фиг.4 - размещение элементарных излучателей ФАР размером 3x3 излучателей;на фиг.З - пространственное положение диаграммы направленности антенны;на фиг.6 - функциональная схема умножителя на два; на фиг.7 - функциональная схема умножителя на три; на фиг.8 - принципиальная схема элемента запрета ; на фиг.9 - функциональная схема блока дешифрации азимута;на временная диаграмма работы устройства; на фиг.11 - функциональная схема коммутации; на фиг. 12 -блок- схема программы вычислителя.

Устройство содержит блок 1 определения угла места, выполненный на микропроцессоре, блок 2 дешифрации азимута,блоки 3 элементов запрета, шины 4 связи, регистры 5 излучателей выходы 6,шины 7 связи, шины 8 связи, входы 9, 10 устройства, вычислитель 11, регистр 12, связь 13, узел 14 умножителей, умножитель 15 на два,умножитель 16 на три, микропроцессор 17, буферный регистр 18, узел 19 сопряжения, узел 20 постоянной памяти, элементы И-НЕ 21-23, входы 24-28 вычислителя 11, выходы 29-31 вычислителя 11, элементы ИЛИ 32-34, элементы И 35, 36, регистр 37, дешифратор 38, элементы И 39-47, На фиг.4, 5 указаны координатные оси 48-50,

Устройство работает следующим образом.

Фаза колебаний, подаваемых на элементарные излучатели, вычисляется по формуле 2 fly

ц п (Ј-Јs Cos е cos4) +

И м . X Л

xnY

+ n (---Ј siniji) ,

(1)

X. - расстояние между элементарными излучателями по оси X (фиг.4);

Y0 - расстояние между элементарными излучателями по оси Y (фиг.4);

(1)

Я длина волны электромагнитного кспебания излучаемого ФАР;

пг - номер излучателя по оси X (фиг.4);

n у - номер излучателя по оси Y (фиг.4);

- угол места луча ФАР (фиг.5-);

д - угол азимута луча ФАР

(Фиг.5). Для случая, когда tf 0, выражение

записывается в виде

Л

х nv

n

2fiXfl

cos,

(2)

1

5

0

5

0

5

0

Вычислительный блок 11 вычисляет значение 2ffX, ,//}, которое представляет собой набег фазы, подаваемый по шине 8.1 на излучатель с номером n х 1 (излучатель 11.1 на фиг.4). Это же значение, умноженное на два (для пх 2) умножителем 15, передается по шине 8.2 на излучатель с номером пх 2 (излучатель 11.1 на фиг.4). На излучатель с пх 3 (излучатель 11.1 на фиг.4) поступает значение, снимаемое с шины 8.3 (фиг.2) и умноженное на 3.

Для случая, когда излучение по if направлено по оси 50 (т.е. (f 0), излучатели на фиг.4 имеют следующую нумерацию: излучатель 11.1 имеет номер пх 1, излучатель 11.2 имеет номер пл 2 и 11.3 излучатель имеет номер n х 3. Так как излучатели 11.1, 12.1, 13.1 (фиг.4) лежат на перпендикуляре к направлению по Ц ,то набеги фаз, вычисляемые для них,одинаковы, т.е. все они для данного направления излучения имеют один и тот же номер n х 1. Точно так же излучатели 11.2, 12.2, 13.2 имеют номер пх 2, а излучатели 11.3,12.3, 13,3 имеют номер пх 3 и значение фазы вычисленное в блоке j (n x 1) и выдаваемое на шину 8,1 (фиг.2), должно быть передано на излучатели 11.1, 12.1, 13.1. Значение фазы, вычисленное для n к 2 (шина 8.2 на фиг.2), должно быть передано на излучатели 11.2, 12.2, 13.2, а значение, вычисленное для nх 3 (шина 8.3 на фиг.2) - на излучатели 11.3, 12.3, 13.3.

Это значение фазы (трехраэрядный код для рассматриваемого примера) передается не на сам излучатель, а на регистр 5 соответствующего излучателя. Трехразрядный регистр (для примера) 5.1.1 соответствует излучателю 11.1, регистр 5.1.2 - излучателю 11.2, регистр 5.1.3 -- излучателю 11.1 и т.д. Количество регистров 5 соответствует количеству излучателей.

Итак, для направления по оси 50 (фиг.5) должен сохраняться следующий порядок соединения выходных шин блока 1 и соответствующих им регистров.

Для угла (f 0 (направление по оси 50 на фиг.5):

шина 8.1 (фиг.4) соединяется с излучателями 11.1, 12.1, 13.1 (с регистрами 5,1.1, 5.2.1, 5.3.1);

шина 8.2 (фиг.4) соединяется с излучателями 11.2, 12.2, 13.2 (с регистрами 5.1.2, 5.2.2, 5.3.2);

шина 8.3 соединяется с излучателями 11.3, 12.3, 13.3 (с регистрами 5.1.3, 5.2.3, 5.3.3).

Для угла if 7T/2 (направление по оси 48 на фиг.5):

шина 8.1 (фиг.4) соединяется с излучателями 13.1, 13.2, 13.3 (с регистрами 5.3.1, 5.3.2, 5.3.3);

шина 8.2 соединяется с излучателями 12.1, 12.2, 12.3 (с регистрами 5.2.1, 5.2.2, 5.2.3);

шина 8.3 соединяется с излучателями 11.1, 11.2, 11.3 (с регистрами

5.1.1,5.1.2, 5.1.3).

Для угла (f if (направление по оси 49 на фиг.5):

шина 8.1 (фиг.4) соединяется с илучателями 11.3, 12.3, 13.3 (с регистрами 5.1.3, 5.2.3, 5.3.3);

шина 8.2 соединяется с излучателями 11.2, 12.2, 13.2 (с регистрами

5.1.2,5.2.2, 5.3.2);

шина 8.3 соединяется с излучателями 11.1, 12.1, 13.1 ( с регистрами 5.1.1, 5.2.1, 5.3.1).

Блоки 3 элементов запрета (фиг.11) выполняют это соединение для трех положений 48-50 (фиг.5) луча по углу i(|. Значение угла if поступает на вход 10 блока 2. Это значение заносится в регистр 37 (фиг.9) и на одном из трех выходов (по числу положений луча по (/) появляется единичный управляющий сигнал, который и управляет соединением выходных шин 8 блока 1 (фиг.2) с соответствующими регистрами 5.

10

20

25

5803896

Схема коммутации шин 8 блока 1 и выходных шин 4 приведена на фиг.11. Здесь шины 8 и 4 трехпроводные, шины 7 однопров одные, а в узлах коммутационной матрицы размещены элементы запрета.

Пусть на вход 9 блока 1 поступает код угла v такой, что на выходной шине 8,1 ему соответствует двоичный код 2 (010). На шине 8.1.1 нулевой сигнал, на шине 8.1.2 единичный сигнал, на шине 8.1.3 нулевой сигнал. Тогда на шине 8.2 будет код, соот- 15 ветствующий удвоенному значению кода шины 8.1, т.е. код 4 (100). Он расположится так, что на шине 8.2.1 будет единичный сигнал, а на шинах

8.2.2и 8.2.3 - нулевые сигналы. На шине 8.3 будет утроенное значение кода по сравнению с шиной 8.1, т.е.

код 6 (110), на шинах 8.3.1, 8.3.2 - единичные сигналы, на шине 8.3.3 - нулевые.

Пусть на вход 10 блока 2 поступает сигнал ц такой, что имеет место направление по оси 50 (фиг.5) излучения антенны. Это соответствует единичному сигналу на выходе 7.1 блока 2. На выходах 7.2, 7.3 нулевые сигналы.

Единичный управляющий сигнал по шине 7.1 открывает (фиг.11) элемент

3.1.3и шина 8.1 подсоединяется к шине 4.1, При этом код 010 с шин 8.1.1-8.1.3 передается на шины 4.1.4- 4.1.6 и заносится в регистр 5.1.1, так как вторые входы схем 4,1.4 - 4.1.6 запрета открыты по второму входу разрешающим сигналом с шины 7.1. Аналогично отрычаются элементы 3.3.3

и 3.6.1 запрета (фиг.11), шина 8.1 соединяется через них с шинами 4.4 и 4.7 соответственно и код 010 заносится в регистры 5.2.1, 5.3.1.

Аналогично этим же единичным управляющим сигналом с шины 7.1 открываются элементы 3.2.2, 3.6.2, 3.9.2 . и шина 8.2 с удвоенным значением набега фазы соединяется с шинами 4.2 (регистр 5.1.2), 4.5 (регистр 5.2.2) и 4.8 -(регистр 5.3.2).

Шину 8,3 с утроенным по сравнению с шиной 8.1 значением фазы тем же управляющим сигналом шины 7.1 соединяют с шинами 4.3 (регистр 5.1.3), 4.6 (регистр 5.2.3)и 4.9 (регистр 5.3.3) с помощью элементов 3.5.1, 3.7.1 и 3.9.1 соответственно.

30

3S

4С

45

50

55

Таким образом, элементы запрета на фиг.11 соединяют регистры излучателей с такими полюсами блока 1, что задает требуемое направление излу- чения антенны по углу (f. Блок 2 определяет требуемое соединение, выдавая управляющие сигналы для рассматриваемого ,примера на шины 7.1-7.3. Вычислитель 11, который вычисляет зна- чение Набега фазы cos j, /A ,представлен на фиг.З. Он имеет в своем составе микропроцессор 17, выполненный на БИС К580НК80, узел 19 сопряжения (параллельный программируемый интерфейс), выполненный на БИС К580НК55, буферный регистр 18, выполненный на БИС К589 НР12, узел 20 постоянной памяти, выполненный на БИС К573РФ1, элементы И-НЕ 21-23,выпол- ненные на НС К155ЛИ1. Вычислитель реализует программу, структура которой показана на фиг.12,

В произвольный момент времени t1 на вход 9 блока 1 поступают новые значения , а на вход 10 блока 2 - новое значение величины ц. Сразу же после появления кода угла ц с задержкой на срабатывание регистра 37 и дешифратора 38 на одной из шин 7 (для рассмотренного примера на шине 7.1) появляется в момент единичный управляющий сигнал. На шине 7. он сохраняется до тех пор (момент t7),noKa требуемый код с шин 8 не будет зане- сен в регистр 5. После появления в момент t.j новых значений cj, и д начинает вычисления вычислитель 11 (фиг.12). После окончания в момент t. цикла вычисления на выходах вычисли- теля 11 (на входах регистра 18 фиг.10) появляется вычисленное значение 2lfau- cos с /А . С небольшой задержкой (на время срабатывания умножителей) появляются удвоенные и утроенные значения фазы на шинах 8,2 и 8,3 в момент t. С задержкой на время срабатывания элементов запрета код с шин 8 поступает в момент tj на шины 4 и через время ера- батывания триггеров этот код заносится в регистр 5 в момент времени tt. Сохранение кодов на шинах 8 и управляющего сигнала на одной из шин 7 гарантирует надежное занесение кодов с шин 8 в регистры 5. В регистрах 5 код набега фазы сохраняется до момента t. нового цикла работы устройства при новых а , Д , значениях

углов и длины в олны излучения антенны./

Вычислитель 11 работает следующим образом.В начале работы по начальному пуску происходит настройка ввода-вывода, для чего из узла 20 извлекается информация, в соответствии с которой определяется направление передачи информации через узел 19 сопряжения (параллельный программируемый интерфейс). Затем начинают выполняться команды программы (фиг.12). Перво выполняется команда ввода с входа 9 кода места и кода д . После этого происходит сравнение введенных в предыдущем такте о и Д с вновь введенными. Если хотя бы одно из q/и А отличается от с и Д, то переменным и Д присваиваются новые значения . и по коду из узла 20 читается значение произведения 21Гхв -cos (Lr. В узле 20 записано это произведение дл каждого кода а. После этого из узла 20 читается по коду д значение Д1 и происходит в микррпроцессоре 17 вычисление выражения ty / Д . Затем происходит выдача полученного результата на выходы 29. На этом цикл работы вычислителя 11 заканчивается и вновь происходит проверка, не изменились ли значения и Д на входах 9.

Формула изобретения

1.Вычислительное устройство для управления лучом фазированной антенной решетки, содержащее блок определения угла места и регистры излучателей, отличающееся тем, что, с целью повышения быстродействия, в него введены блок дешифрации азимута и блоки элементов запрета, выходы которых соединены с входами регистров излучателей соответственно, выходы которых являются выходами устройства,первый и второй ин- формационные входы устройства соединены с информационным входом блока определения угла места и с информационным входом блока дешифрации азимута соответственно, выходы блока определения угла места и блока дешифрации азимута соединены с соответствующими входами блоков элементов запрета.

2.Устройство по п.1, отличающееся тем, что блок определения угла места содержит вычислитель, умножитель на два, умножитель на три и регистр, входы которого соединены с выходами вычислителя соответственно, вход вычислителя является

информационным входом блока, выход регистра подключен к входам умножителя на два и умножителя на три, выходы которых и выход регистра являются выходами блока.

Изобретение относится к вычислительной технике и может быть использовано для управления лучом плоской фазированной антенной решетки с электрическим сканированием луча. Целью изобретения является повышение быстродействия. Устройство содержит блок 1 определения угла места, блок 2 дешифрации азимута, блоки 3 элементов запрета, шины 4 связи, регистры 5 излучателей, выходы 6, шины 7, 8 связи, входы 9, 10 устройства. 1 з.п. ф-лы, 12 ил.

49

Фиг. 2

48

ФигЗ

Фиг.5

Фиг.6

- ФигЛ

$иг.9

50

Фиг.8

.Ю

722

Фиг.11

С Начало Е

/ SSodq A . J

ДА

Ч Ц ; Л А

Иыбориз ПЗУ 21№о cos q

выборка и ПЗУ А

±

Вычисление 2ПКо а /л

X

/ Мод 7

/ 2Мо CQSJ/Л I ( Конец

Риг12