Способ контроля сдвигового регистра Советский патент 1990 года по МПК G11C29/00 

Изобре тение оп псится к вычисли- тельнор технике и микроэлектронике и может быть использовано при производстве сверхбо.чыиих интегральных схем (СБИС) со встроенными средствами контроля и диагностики.

Цель изобрете11ия - повьшение быстродействия контроля сдвигового регистра .

Способ контроля сдвигового регистра заключается в следующего.

Информацию,подлежащую записи в сдвиговый регистр, предварительно обнуленный, дополняют в ее начале двумя контрольными разрядами с постоянными значениями 01 и по завершении цикла загрузки проверяют состояние двух контрольных разрядов. Любая комбинация, отличающаяся от контрольной,свидетельствует о неисправности регистра.

Рассмотрим примеры загрузки 10- разрядного сдвигового регистра с различными константными неисправностям.

IlycTi) в регистр необходимо загрузить последовательность сигналов Oll001110f, где два первых разряда являются контроль)1ыми.

В регистре имеется неисправность в виде залипа1 ия в 1 пятого разряда :

01 1001 1 101 О О О 1 О О О О 0.

Через три такта сдвига:

0110011 - 1 О 1 О 1 1 1 1 О 0. Через десять тактов сдвига:

О 1 1 О 1 1 1 1 П. В регистре имеется неисправность ,в виде залипания в О пятого рл - ряда:

011001 1 101 -0000000000

П

SsD

Череа три такта сдвига;

on 00 Г) 101000 о 000

десять тактов сдвига

го 1 1 о о о о (3 ,

AHaj:orH4Ho можно построить сдвиговый регистр из ячеек памяти с чис лом устойчивьпс состояний -т л, Б эт случае в регистр загру:Е:ается инфюр- мация cm контролъньп,ш сигналами и проверяется состояние ш ячеек пе- мя ти,.

Способ контроля сдвиг о во г:: регистра позволяет произзоцкть контроль сдвигового регистра любой длины во время ввода рабочей информации за

счет последовательного перевода каждой ячейки памяти во все ее возможные состояния. Б хомеит окончания: загрузки имеется полна- информация о том, исправен регист: пли нет,.

Формула и 3 о б р е. 1

Способ контроля сдвигового стра, заключающийся в подаче го сигнала, подаче исходной л вательности сигналов на вход Р ра,сдвиге последовательности си

на.п+1 разряд (где п - разряди регистра) , о т л и ч а ю к; и и тем, что, с целью noBbnucHv:; бы действия способа,, число кочете о сигналов выбирают равным числу ньпс устойчивых состояний одног ряда регистра, подают поел ел о ность контрольных ссгналон ня регистра, причем послад пм :-г Л от логического нуля, г; последователь ность онтролт г-л;-: налов на п-нп ра )рядов (гд|;: v: СТОЙ ИВЫХ СОСТОЯ иП одного регистра), сравнииают п-лу-сн1 выходе регистра контрольное с с исходными, в (;луч :е iicco; : ;

делают зывол о нераг;отосппсс::; I .регистра.

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при производстве сверхбольших интегральных схем со встроенными средствами контроля и диагностики. Цель изобретения - повышение быстродействия способа. Информацию, подлежащую записи в регистр, предварительно обнуленный, дополняют в начале двумя контрольными разрядами с постоянными значениями 01 и по завершении цикла загрузки проверяют состояние двух контрольных разрядов. Любая комбинация, отличающаяся от контрольной, свидетельствует о неисправности регистра.