Устройство для сравнения двух @ -разрядных двоичных чисел Советский патент 1990 года по МПК H03K19/21 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации. Цель -изобретения - упрощение устройства сравнения-двоичных

). Это значение определяется при предположении, что выходы всех элементов 2, кроме элемента первой ячейки, подключены к общей шине через открытые транзисторы 3 и 4, а выход элемента 2 первой ячейки через открытые транзисторы 5 и 6 подключены к шине питания, при этом на выходе 11

чисел.

На чертеже представлена схема устройства.

Устройство содержит ячейки 1.1-l.n tO Должно быть обеспечено значение логи- сравнения, состояние из элементов 2, ческой единицы. Для улучшения электри- выполненных на МОП- транзисторах 3-6, ческих характеристик устройства сиг- распределительный элемент 7 на резис- нал на выходе 10 может быть усилен торе, входы 8 и 9, выходы 10 и 11. . посредством включения последовательно

Устройство работает следующим об- 15 инверторов (например, на выходе разом.

Если а Ъ , т.е. а, b . . О (а - первое число, b второе число), то в элементе 2 ячейки 1.1 открываются транзисторы 5 и 6 р--типа и на выходе 20 10 ячейки 1.1 (на выходе 11 устройства) устанавливается значение 1 (значения на выходах 10 других ячеек не оказывают влияния на значения вы10 каждой четвертой ячейки сравнения). Формула изобретения

Устройство для сравнения двух п- разрядных двоичных чисел, содержащее п-ячеек сравнения, причем первый и второй входы ячеек сравнения являются соответственно входами инверс-

). Это значение определяется при предположении, что выходы всех элементов 2, кроме элемента первой ячейки, подключены к общей шине через открытые транзисторы 3 и 4, а выход элемента 2 первой ячейки через открытые транзисторы 5 и 6 подключены к шине питания, при этом на выходе 11

инверторов (например, на выходе

10 каждой четвертой ячейки сравнения). Формула изобретения

Устройство для сравнения двух п- разрядных двоичных чисел, содержащее п-ячеек сравнения, причем первый и второй входы ячеек сравнения являются соответственно входами инверс-

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - упрощение устройства. С этой целью устройство содержит N ячеек сравнения 1, состоящих из логического элемента 2, выполненного на КМОП-транзисторах 3-6, и распределительный элемент на резисторе 7, входы ячейки 1.P соединены с P-м инверсным разрядом первого и P-м прямым разрядами второго сравниваемых чисел, выход ячейки 1.P соединен через разделительный элемент 7 в выходом ячейки 1. (P+1). Выход ячейки 1.1 является выходом устройства. 1 ил.

хода ячейки 1 Л, так как подключают- 25 него кода соответствующих разрядов

ся к нему через распределительный элемент 7).

Если , т.е. а Ь, 1, то открываются транзисторы 3 и 4 п- типа и на выходе 10 ячейки 1 .1 устанавли- веется значение О.

Если а Ъ, (а 7 Ъ,,), то один из транзисторов 3 и 4 п-типа и один из транзисторов 5, 6 р-типа находятся в закрытом состоянии и значение на вы- ходе 10 ячейки 1.1 определяется зна- чением на выходе, ячейки 1 .р так, что а р 7 Ьр , а j b ,j, I i р

Если а b, то выходы вСех логических элементов 2 от.соепинены от их общих шин и щин питания и значение на выходе 1.1 равно логической единице, так как цепочка из п распределитель- ных элементов 7 соединяет выход 11 с шиной питания.

I. ,

Таким образом, появление единичного значения на выходе 11 свидетельствует о том, что , а появление нулевого значения на выходе 11 озна- чает, что а : Ь,

Значение распределительного элемета на резисторе ,цля надежной работы

первого и прямого кодов соответствую щих разрядов второго чисел устройства, выходы 1-й ячейки сравнения, где 1 1,...,п-1, соединены с управляющими входами (i+1)-и ячейки сравнени отличающееся тем, что, с целью упрощения устройства, каждая ячейка сравнения содержит два МОП- транзистора п-типа, два МОП-транзистора р-типа и распределительный элемент на резисторе, причем в каждой ячейке сравнения первый и второй вхо ды ячейки сравнения соединены с затворами соответственно первых МОП-тра зисторов п-типа и р-типа и вторых МО транзисторов п-типа и р-типа, сток и исток первого МОП-транзистора п-типа соединены соответственно с щиной логического нуля устройства и стоком второго МОП-транзистора п-типа, исток которого является выходом ячейки сравнения, соединен со стоком первого МОП-транзистора р-типа и через распределительньш элемент на резисторе с управляющим входом ячейки сравнения, исток первого МОП-транзи тора р-типа соединен со стоком второго МОП-транзистора р-типа, исток. которого соединен с щиной питания и

устройства должно быть не менее 2R р,

где RP сопротивление открытого тран--,с управляющим входом первой ячейки

зистора р-типа (RpT-R), где R ,, со-сравнения, выход п-ячейки сравнения

противление открытого транзистораявляется выходом устройства.

первого и прямого кодов соответствующих разрядов второго чисел устройства, выходы 1-й ячейки сравнения, где 1 1,...,п-1, соединены с управляющими входами (i+1)-и ячейки сравнения отличающееся тем, что, с целью упрощения устройства, каждая ячейка сравнения содержит два МОП- транзистора п-типа, два МОП-транзистора р-типа и распределительный элемент на резисторе, причем в каждой ячейке сравнения первый и второй входы ячейки сравнения соединены с затворами соответственно первых МОП-транзисторов п-типа и р-типа и вторых МОП транзисторов п-типа и р-типа, сток и исток первого МОП-транзистора п-типа соединены соответственно с щиной логического нуля устройства и стоком второго МОП-транзистора п-типа, исток которого является выходом ячейки сравнения, соединен со стоком первого МОП-транзистора р-типа и через распределительньш элемент на резисторе с управляющим входом ячейки сравнения, исток первого МОП-транзистора р-типа соединен со стоком второго МОП-транзистора р-типа, исток. которого соединен с щиной питания и