Матричный коммутатор Советский патент 1990 года по МПК G06F15/16 

Коммутатор содержит коммутаторные платы IT 1-1-К, группы каналов 2-1 2-м, запоминающие устройства 3-1-3-К дешифратор 4, первый блок 5 сравнения, первый 6 и второй 7 регистры, блок 8 индикации, триггер 9 разрешения работы, источник 10 постоянног напряжения, ограничительные резисторы 11-1-11-К, двухпозиционные переключатели 12-1-12-М, дополнительные ключи 13-1-13-К первой группы, дополнительные ключи 14-1-14-К второй группы, регистр 15 номера программы, первый 16 и второй 17 триггеры,блок 18 запрета, формирователь 19 импульса готовности, группу управляемых формирователей 20-1-20-К сигналов эталона, второй блок 21 сравнения,тр одновибратора 22-24, группу элементов И 25-1-25-К, первую группу элементов ИЛИ 26-1-26-К, вторую группу элементов ИЛИ 27-1-27-К, три элемента ИЛИ 28-30, генератор 31 импульсов делители 32 частоты, переключающее устройство. 33, счетчик 34, вход 35 Пуск, информационньй вход 36, вход 37 Запись, вход 38 Конец внешнего контроля, выход 39 Готовность, вход 40 Сброс, вход 41 Контроль, вход 42 Конец работы по дрограмме, вход 43 Внешний контроль, вход 44 адреса и вход 45 установки.

Блок 18 запрета (фиг.2) содержит инвертор 46, а также первый 47 и второй 48 элементы И.

Коммутатор работает следующим обр а 3 ом.

Перед началом работы из системы или с помощью внешнего устройства производится заполнение запоминающих устройств 3-1-3-К через информационный вход 36 и вход 44 адреса. При этом через информационный вход 36 на информационные входы запоминающих устроств 3-1-3-К поступает информаци о необходимых коммутациях, т.е. о распределении замкнутых и разомкнуты каналов 2-1-2-М в столбце матричного коммутатора. Через вход 44 адреса поступают адрес ячеек памяти запо-- . минаюш 1х устройств, проходящий на их адресные входы через регистр 15, и номер столбца матричного коммутатора, который через счетчик 34 поступает на входы дешифратора 4, с соответствующего выхода которого через соответствующий элемент ИЛИ 26 проходит на вход выбранного запоминающего устройства 3,-Подачей сигнала через вход 37 записи на входы запоминающих устройств информация с входа 36 записывается в ячейки памяти запоминающего устройства 3, соответствующего выбранному столбцу. Аналогично производится запись информации во вс К столбцов. Таким образом заносится информация о всем матричном поле. В зависимости от объема памяти запоминающих устройств перебором адреса на выходах регистра 15 записывается N программ распределения замкнутых и разомкнутых каналов матричных полей. В процессе записи информации замыкания каналов 2 не происходит. Сигнал Пуск с входа 35 лереводит триггер 9 разрешения работы в состояние, при котором сигнал с его выхода через элементы ИЛИ 26 одновременно выбирает все К столбцов, обеспечивая считьшание информации из всех ячеек памяти запоминаюш;их устройств 3 по адресу, поданному через вход 44 и регистр 15 номера программы. Таким образом,происходит одномоментное замыкание каналов 2 всего матричного поля по одной из N программ распределения замкнутых и разомкнутых каналов. При необходимости проведения контроля правильности замыкания каналов 2 на вход 41 подается сигнал Контроль, который при совпадении с сигналом Пуск появляется на выходе элемента И 47 и, соответственно, на первом выходе блока 18 запрета, переводя триггер 16 в состояние, разрещающее работу переклчающего устройства 33 и элементов И 25-1-25-К. Переключающее устройство 33 подключает соответствуюшд выход делителей 32 частоты, которые делят импульсы генератора 31 импульсов в заданное число раз, к счетному входу счетчика 34, формирующего код номера контролируемого столбца матричного поля. Сигнал с соответствующего выхода деимфратора 4 поступает на управляюш 1е входы соответствующего управляемого формирователя 20 сигналов эталона, с выхода которого записанная информация о коммутируемьрс каналах 2-1-2-К выбранного столбца поступает на входы блока 5 сравнения и третьи входы блока 8 индикации и индицируется на его выходах. Одновременно импульс с соответствующего выхода дешифратора 4 через соответствующие элемент И 25 и элемент ИЛИ 27 поступает на управляющий вход соответствующего дополнительного ключа 13 первой группы, обеспечивая его замыкание.

Таким образом, ток от источника 10 постоянного напряжения через ограничительные резисторы 11-1-11-М, нормально замкнутые первые неподвиж ные контакты двухпозиционных переключателей 12-1-12-М, протекает через замкнутые каналы 2-1-2-М контролируемого столбца и соответствующий ключ 13. На входах каналов 2-1-2-М и регистра 6 формируется код, соответствующий реально замкнувшимся каналам в выбранном столбце, поступающий через регистр 7 на первый вход блока 8 индикации и на первый вход первого блока 5 сравнения. На выходах блока 8 индикации индицируется информация о реально замкнувшихся каналах соответствующего столбца, код которого с выхода счетчика 34 поступает в блок 8 индикации, на .выходе которого индицируется номер контролируемого столбца. Таким образом, оператор сразу может выявить соответствие срабатывания каналов заданию. Одновременно в первом блоке 5 сравнения происходит сравнение кодов заданной и исполненной информации коммутирования каналов. Если коды совпадают, то происходит последовательный контроль всех К столбцов аналогично описанному, лока не будет проконтролирован последний столбец, код которого установлен через вход 45 установки на входах второгоблока 21 сравнения. При совпадении кодов со счетчика 34 и с входа 45 сигнал с выхода второго блока 21 сравнения через одновибратор 24 и второй элемент ИЛИ 29 поступает на первый установочный вход триггера 16, приводя его в состояние, запрещающее контроль, т.е. снимается сигнал, разрешающий работу переключающего устройства 33 и элементов И 25, не выхода элементов 1ШИ 27. не поступают сигналы на управляющие вхрды дополнительн ключей 13 первой группы. Таким образом, все ключи 13 размыкаются. Одновременно сигнал с выхода блока 21 сравнения через одновибратор 24 приводит в исходное состояние делители 32 частоты и счетчик 34 и через элемент ИЛИ30 поступает на установоч-,

ный вход второго триггера 17, сиг-нал с выхода которого поступает на управляющие входы ключей 14-1-14-К и двухпозиционных переключателей 12-1-12-М, обеспечивая их замыкание и, таким образом, соединение выходов М строк и К столбцов замкнутого и проконтролированного матричного поля с входами матричного коммутатора. Одновременно сигнал с выхода второго триггера 17 поступает на вход формирователя 19 импульса готовности, сигнал с выхода которого, задержанный относительно момента замыкания контактов переключателей 12 и ключей 14 на время переходных процессов, поступает на выход 39 Готовность, разрешая работу с матричным коммутатором. При несовпадении кодов на выходах неравенства первого блока 5 сравнения появляется сигнал, который через соответствующий одновибратор 22 или 23, элемент ИЛИ 28 и элемент ИЛИ 29 поступает на вход тригера 16, переводя его в состояние, запрещающее контроль до окончания полного цикла контроля. Таким образом, на блоке 8 индикации высвечивается номер столбца, в котором произошло неверное замыкание контактов, В коммутаторе возможен режим внешнего контроля, при котором на вход 43 подается сигнал, запрещающий работу делителей 32 частоты, т.е. счетчик 34 работает по установочному входу, на который информация о контролируемом столбце поступает с входа 44.

Контроль происходит аналогично.

При необходимости прерывания работы с матричным полем подается сигнал Сброс на вход 40, который устанавливает триггер 17 в состояние, при котором снимаются разрешающие сигналы с управляющих входов переключателей 12 и ключей 14, которые размыкаются, отключая матричное поле от входов матричного коммутатора.

Так как каналы 2 матричногополя остаются замкнутыми в соответствии с выбранной программой замкнутых и разомкнутых каналов, контроль при повторных включениях матричного коммутатора осуществлять нет необходимости, поэтому на входе 41 сигнал Контроль отсутствует. При этом на выходе инвертора 46 появляется сигнал, разрешающий прохождение сигнала Пуск с входа 35 На выход элемента И 48 и,соответственно, на второй выход блока 18 запрета. .Этот сигнал через элемент ИЛИ 30 пост.упает на триггер 17,,сигнал с выхода которого обеспечивает замыкание переключателей 12 и ключей 14,- т.е. подключение матричного поля к входам матричного коммутатора. Одновременно появляется сигнал- Готовность через формирователь 19 импульса готовности на выходе 39. Таким образом,подачей сигналов Пуск и Сброс обеспечива ется многократное включение-выклю-;чение проконтролированного матричного поля без потери времени на контроль при повторных включениях. При необходимости смены программь распре деления замкнутых и разомкнутых каналов подается сигнал Конец работы по программе на вход 42, который переводит триггер 9 разрешения работы в состояние, при котором сигнал с его выхода через элементы ИЛИ 26 снимает считывающий сигнал с входов запоминающих устройств 3, при этом :сигналы с их выходов принимают значения, при которых все каналы 2 размыкаются. , Через регистр 15 номера программы с входа 44 адреса подается адрес ячеек памяти устройств 3, в которых записана другая информация о распределении замкнутых и разомкнутых каналов 2 матричного поля. Одномоментное замыкание каналов 2 всего нового матричного поля осуществляется подачей сигнала Пуск на , вход 35 и сигнала Контроль на вхо 41 при необходимости проведения контроля правильности замыкания каналов 2. . Осуществление контроля и работа с проконтролированным матричным lioлем осуществляется аналогично описанному. . . При необходимости проведения контроля на размыкание контактов (так как одной из часто встречающихся неисправностей является неразмыкание каналов типа залипания при ьшолнении каналов на основе магвдтруправляемьпс контактов) перед подачей сигнала Пуск подается сигнал Сброс на вход 40, который через элементы ИЛИ 27 поступает на управл ющие входы всех ключей 13, обеспечи вая иг. замыкание. Если какие-то каналы 2-1-2-М не разомкнулись, то через них течет ток от источника 10 постоянного напряжения через ограничительные резисторы 11, нормально замкнутые неподвижные контакты двухпозиционных переключателей 12-1-12-М и ключи.13. На входах каналов 2-1 2-м и регистра 6. формируется код, который через регистр 7 поступает на вторые входы блока 8 индикации на выходах которого индицируется информация о том, что произошло неразмыкание контактов. Для определения конкретных номеров неразомкнувшихся контактов необходимо через регистр 15 номера- программы с входа 44 адреса подать адрес ячеек памяти запоминающих устройств 3, в которых записана информация,обеспечивающая разомкнутое состояние всех каналов 2 матричного поля (для этого можно вьщелить постоянные, например нулевые или последние, ячейки памяти, где хранится эта контрольная программа). Дальнейший контроль и поиск неисправности осуществляется аналогично описанному. . Таким образом, предлагаемый матричньй коммутатор обеспечивает возможность многократного одномоментного включения-выключения проконтролированного матричного поля без потери времени на контроль при повторных включениях, возможность автономного и внешнего контроля правильности замыкания каналов, контроль размыкания каналов, что исключает возможность неправильного задания схемы испытаний и проведения по ней эксперимента и позволяет защитить оборудование, подключаемое к входам-выходам матричного коммутатора, от непредусмотренных воздействий и перегрузок. Формула изобретения Матричный коммутатор, содержащий коммутационное поле из К коммутаторных плат, переключающих М каналов каж-г дая, матрицу запоминающих устройств, дешифратор, первый блок сравнения, первый регистр, второй регистр, блок индикации, триггер разрешения рабо- ты, причем i-e входы каналов каждой коммутаторной платы (i 1,....,М). объединены, образуя М строк, выходы М каналов каждой -коммутаторной платы объединены,образуя К столбцов. 91 i-й информационный вход коммутатора соединен с информационным входом 1-й строки матрицы запоминающих устройств, j-и выход которой подключен к управляющему входу соответствующих каналов j-й коммутаторной платы (J 1,...,К), выход первого регистра подключен к первому входу пер.вого блока сравнения и к информационному входу второго регистра, выход которого соединен с первым входом блока индикации, первый установочный вход триггера разрешения работы соединен с входом Пуск коммутатора отличающийся тем, что, с целью повьппения надежности и производительности коммутатора за счет обеспечения возможности многократного одномоментного вкпючения-выкл.ючения проконтролированного матричного поля без потерь времени на контроль при повторных включениях за счет автономного контроля правильности замы кания-размыкания каналов, в него вве дены источник постоянного напряжения М ограничительных резисторов, М двух позиционных переключателей,первая и вторая группы К дополнительных ключей, регистр номера программы, первый и -второй триггеры, блокзапрета, формирователь импульса готовности, группа К управляемых формирователей сигналов эталона, второй блок сравнения, первый, второй и третий одновибраторы,- группа К эл-ементов И, пер вая и вторая группы К элементов ИЛИ, первый, второй и третий элементы ИЛИ генератор импульсов, делители-частоты, переключающее устройство, счетчик, при этом потенциальный выходис точника постоянного напряжения чере i-й ограничительный резистор подключен к первому неподвижному контакту i-ro двухпозиционного переключателя, второй неподвижный контакт которого соединен с выводом i-й строки, а подвижный контакт подключен к 1-му объ единенному входу каналов всех коммутационных плат и к i-му входу перво го регистра, j-й объединенный выход М каналов К коммутаторных плат соеди ней с входами дополнительных ключей первой и второй групп, выходы дополнительных ключей первой группы подключены к общему выходу источника :постоянного напряжения, выход j-ro дополнительного ключа второй группы является выходом j-ro столбца комму2таторных плат, адресный вход коммутатора соединен с установочными входами счетчика и регистра номера программы, выход которого подключен к адресным входам матрицы запоминающих устройств, вход записи которой является входом записи коммутатора, j-й выход матрицы запоминающих устройств подключен к информационному входу j-ro управляемого формирователя с.иг налов эталона,выход счетчика соединен с. вторым входом блока индикаций, с первым входом второго блока сравнеадя и с информационным входом дешифратора, j-й выход которого соединен с вторьм входом j-ro элемента ИЛИ первой группы, с управляющим входом j-ro. управляемого формирователя сигналов эталона и с первым входом j-ro элемента И группы, вход Конец работы по программе коммутатора является вторым установочным входом триггера разрешения работы, выход которого подключен к первым входам элементов ИЛИ первой группы, выход j-ro элемента ИШ1 которой является J-M входом считывания матрицы запоминающих устройств, выходы управляемых формирователей сигналов эталона соедин ны с третьим входом блока индика-. ции и вторым входом первого блока сравнения, выходы неравенства которого через первый и второй одновибраторы подключены соответственно к первому и второму входам первого эле-мента ИЛИ, выход которого соединен с первым входом второго элемента ШШ, вход установки коммутатора является вторым входом второго блока сравнения,- выход которого соединен с входом третьего одновибратора, вьгход которого подключен к второму входу второго, элемента ИЛИ, к третьему входу третьего элемента ИЛИ, к входам сброса счетчика и делителей частоты, управляющие входы которых подключены к входу внещнего контроля коммутатора, вход сброса коммутатора соединен с вторыми входами элементов ИЛИ второй группы, с входом сброса второго триггера и с третьим входом второго элемента ИЛИ, выход которого подключен к первому установочному входу первого триггера, выход которого соединен с вторыми входами элементов И группы НС управляющим входом переключающего устройства, выход j-ro элемента И группы подключен к перврму входу j-ro элемента ИЛИвторой группы, выход которого является управляющим входом j-ro дополнительного ключа первой группы, вход Пуск коммутатора подтспючен к первому входу блока запрета, второй вход которо го является входом Контроль коммутатора, первый выход блока запрета соединен с вторым установочным входом первого триггера, второй выход блока запрета подключен к второму входу третьего элемента ИЛИ, первый вход которого является входом Конец внешнего контроля коммутатора, вьгхо

j-bSJ

,,Ь,

л I -Г-4-4

4

uZ}i3 Ci третьего элемента-ИЛИ соединен с установочным входом второго триггера, выход которого соединен с управляющими входами М двухпозиционных переключателей и К дополнительных ключей второй группы и с входом формирователя импульса готовности, выход которого является выходом готовности коммутатора, выход генератора импульсов соединен с входами делителей частоты, выходы которых подключены к соответствующим входам переключающего устройства, выход которого подключен к-счетному входу счетчика.

Изобретение относится к информационно-измерительной и вычислительной технике и может быть использовано, например, в машинах централизованного контроля и регулирования, в системах автоматизации научного эксперимента, в системах сбора и обработки данных. Цель изобретения - повышение надежности и производительности устройства за счет обеспечения возможности многократного одномоментного включения-выключения проконтролированного матричного поля без потерь времени на контроль при повторных включениях, без автономного контроля правильности замыкания-размыкания каналов. Поставленная цель достигается тем, что в матричный коммутатор дополнительно введены источник постоянного напряжения, по числу строк M ограничительных резисторов, M двухпозиционных переключателей, по числу K столбцов две группы дополнительных ключей, регистр номера программы, два триггера, блок запрета, формирователь, группа M управляемых формирователей, второй блок сравнения, три одновибратора, группа K элементов И, две группы K элементов ИЛИ, три элемента ИЛИ, последовательно соединенные генератор, делители, переключающее устройство, счетчик. Предлагаемое устройство обеспечивает возможность многократного одновременного включения-выключения проконтролированного матричного поля без потери времени на контроль при повторных включениях, безавтономного контроля правильности замыкания-размыкания каналов. 2 ил.

45 I

48