Устройство для разделения сигналов в многоканальных системах передачи Советский патент 1990 года по МПК H04J3/00 

Изобретение относится к связи и может найти применение в многоканальных системах для передачи двоичного кода с временным разделением сигналов.

Целью изобретения является повышение скорости и помехоустойчивости

передачи.

На фиг. 1 изображена структурно- электрическая схема передающей стороны устройства; на фиг. 2 - структурно-электрическая схема приемной стороны устройства.

Устройство содержит на передающей стороне перемножитель 1, задающий генератор 2, регистр 3 сдвига, эле- мент ИЛИ 4, формирователь 5 синхроимпульсов, блок 6 элементов И. блок I дешифрации, цифроаналоговый пр-еобразователь 8, первый 9 и второй 10 Фильтры нижних частот, сумматор 11 и блок 12 регистров, а на приемной стороне - генератор 13 тактовых им- пульсов, блок 14 вычитания, блок 15 счетчиков, выделитель 16 синхроимпульсов, блок 17 регистров, сумматор 18, регистр 19 сдвига, перемножитель 20, запоминающий блок 21,аналого-цифровой преобразователь 22, пороговый блок 23, блок 24 дешифрации и блок 25 элементов И.

Устройство работает следующим образом.

Передвигаемый двоичный код от каждого источника подается последовательно на первые входы блока 6 элементов И о Блок 7 дешифрации поочеред-- но с интервалом времени

сд

со

00

со

Т Г /Q ,

где ь - длительность импульса;

Q - число интервалов, на которо

делится С ,

разрешает прохождение каждого разряда источников сообщений на вход элемента ИЛИ Ц, Получаемая в результате двоичная последовательность с выхода элемента ИЛИ последовательно поступает в регистр 3 сдвига и сдвигается в нем с интервалом времени Т. Значения функции Y(t) для моментов времени t ,, t Т, t ,+ 2Т, о .., t - Qt (Q 1, 2, 3...) вычисляются предварительно по формуле

а

Y(t) А, -I.Ytt - (m - D-Tjx

тпч

хехрС-/Ь -Т (га - , де m - порядковый номер импульса,

Y(t) BO- cosif(t). a(t),

a(t) exp( t), i

(f(t) I w(t) -dt, to(t)

cO expC- -t ) i

«,. 1 41nc , 0 2wfoV /b

-о-г

, - 1 22

с

с - число раз, в которое изменяется a(t) и (xiCt),

fg - средняя частота спектра Y(t); и хранятся в виде параллельных М-раз- рядных кодов в блоке 12 регистров.

Значения функции вычисляются начиная с момента времени,соответствующего dY(t )/dt max и равного,

причем функция синуса для Y(t) в этой точке равна нулю. В результате этого в перемножителе 1 происходит поразрядное перемножение двоичной последо- вательности на соответствующие значения функции Y(t). Многовходовый сумматор 11 в течение каждого Т выдает в канал через цифроаналоговый пре образователь 8 и первый фильтр 9 нижних частот сигнал

k.,..,;Y(k.T),

5

0

5

0

где Х- - значение разряда i-го источника.

Для обеспечения синхронизации передаваемых и принимаемых значений и ц задающий генератор 2 в каждом тактовом интервале Т генерирует импульс синхронизации, который поступает на вход формирователя 5 синхроимпульсов, который формирует из импульса прямоугольной формы сигнал синхронизации для передачи по каналу связи и передает через второй фильтр 10 нижних частот в определенной полосе частот в канал. Выходы задающего генератора служат для синхронизации работы блоков передаюьцей стороны устройства.

На входе приемной стороны выделитель 1б синхроимпульсов формирует сигнал синхронизации, который запускает генератор 13 тактовых импульсов. На выходе генератора 13 тактовых- импульсов появляется импульс,разрешающий работу аналого-цифрового преобразователя 22, который преобразует сигнал и j j в цифровую форму и передает на блок 14 вычитания. Влок 1 вычитания производит вычитание из сигнала 1} , значения моделируемого сигнала U

М,1

и

k.i

и.

5

Q

50 55

Так как речь -идет о двоичном коде, то в каждом Т могут присутствовать 2 различных значений U р,; . При поступлении в очередном Т -на вход запоминающего блока 21 одного из кодов и p,j, на информационном его выходе после считывания появится двоичный параллельный код, число разрядов которого означает наличие соответствующем разряде двоичной последовательности. В каждом Т с выхода запоминающего блока 21 единицы соответствующих разрядов добавляются (или не добавляются а случае нуля) к содержимому соответствующих счетчиков. Перед началом следующего такта содержимое каждого j-ro счетчика (где j 1,2,3....,L) переписывается в (j + 1) счетчик, после чего первый счетчик обнуляется.

Таким образом, после L тактов в крайнем левом L-M счетчике накопится число единиц, равное числу случаев, когда данный разряд определен как единичный. Если это число единиц

них

частот,

больше L/2. то пороговый блок 23 формирует на выходе единицу, если меньше либо равно L/2 - ноль.

С выхода порогового блока 23 значение сформированного разряда заносится в регистр 19 сдвига, после чего перем.ножители 20 производят операцию X Y(k-T) и подают данные значения на многовходовый сумматор 18.

Работа блоков 19, 20, 17, 18 приемной части полностью аналогична работе блоков 3, 1, 25 и 21 передающей стороны. Код с выхода порогового блока 23 подается на второй вход бло- ,5 цифроаналогового преобразователя и

14 вычитания. КОТОРЫЙ в каждом Т

10

выходы блока регистров подключены к вторым входам перемно жителей, выходы которых подключены к сигнальным входам сумматора, выходы блока дешифрации подключены к первым входам блока элементов И, в ходы которого подключены к входам

элемента ИЛИ, выход которого подкл чен к второму входу регистра сдвиг с второго по пятый выходы задающег генератора подключены соответствен к входу блока дешифрации, к тактов входам сумматора, к второму входу

ка 14 вычитания, который в каждом производит вычитание этого кода из кода с аналого-цифрового преобразователя 22.

Значения двоичной последовательности с выхода порогового блока 23 поступают одновременно на первые входы блока 25 элементов И, в котором происходит разделение принятых разрядов по соответствующим каналам. Генератор 13 тактовых импульсов управляет работой блока 2k дешифрации. Последний имеет число выходов, равное числу разделяемых каналов, при этом выходы поочередно активизуют- ся на время Т и разрешают прохожде-. ние разряда двоичной последовательности соответствую1цим получателем сообщений.

Формула изобретения

Устройство для разделения сигналов в многоканальных системах передачи, содержащее на передающей стороне перемножители, первый и второй фильтры нижних частот, элемент ИЛИ, формирователь синхроимпульсов, последовательно соединенные задающий генератор и регистр сдвига, выходы которого подключены к первым входам перемножителей, а на приемной сюроне - перемножители, выделитель синхроимпульсов, и регистр сдвига, выходы которого подключены к первым входам перемножителей, отличающее- с я тем, что, с целью повышения скорости и помехоустойчивости передачи, введены на передающей стороне блок регистров, блок дешифрации, блок элементое И,, последовательно соединенные сумматор и цифроаналоговый преобразователь, выход которого подключен к входу первого фильтра ниж20

25

30

35

к входу формирователя синхроимпуль сов, выход которого через второй фильтр нижних частот подключен к в ходу первого фильтра нижних частот и является выходом передающей стор устройства, входами которой являют вторые входы блока элементов И, а на приемной стороне введены блок р гистров, сумматор, блок дешифрации генератор тактовых импульсов, выде тель синхроимпульсов, последовател но соединенные аналого-цифровой пр образователь, блок вычитания, и за поминающий блок, последовательно соединенные блок счетчиков, порого блок и блок элементов И, вторые вх ды которого соединены с выходами бл ка дешифрации, выходы блока регист

подключены к вторым входам перемнож телей, выходы которых подключены к сигнальным входам сумматора, выход которого подключен к второму входу блока вычитания, выходы запоминающе го блока подключены к счетным входа 40 блока счетчиков, выход порогового блока подключен к сигнальному входу регистра сдвига, выход выделителя синхроимпульсов подключен к входу г нератора тактовых импульсов, выходы которого подключены к входу блока дешифрации, к второму входу запомин ющего блока, к третьему входу блока вычитания и к тактовым входам регис ра сдвига, блока счетчиков и аналого-цифрового преобразователя, вход которого соединен с входом выделите ля синхроимпульсов и является сигна ным входом приемной стороны устройства, опорным входом и выходами кот рой являются соответственно второй вход порогового блока и выходы блок элементов И.

45

50

55

598190

них

частот,

- ,5 цифроаналогового преобразователя и

10

выходы блока регистров подключены к вторым входам перемножителей, выходы которых подключены к сигнальным входам сумматора, выходы блока дешифрации подключены к первым входам блока элементов И, выходы которого подключены к входам

элемента ИЛИ, выход которого подключен к второму входу регистра сдвига, с второго по пятый выходы задающего генератора подключены соответственно к входу блока дешифрации, к тактовым входам сумматора, к второму входу

0

5

0

5

к входу формирователя синхроимпульсов, выход которого через второй фильтр нижних частот подключен к выходу первого фильтра нижних частот и является выходом передающей стороны устройства, входами которой являются вторые входы блока элементов И, а на приемной стороне введены блок регистров, сумматор, блок дешифрации, генератор тактовых импульсов, выделитель синхроимпульсов, последовательно соединенные аналого-цифровой преобразователь, блок вычитания, и запоминающий блок, последовательно соединенные блок счетчиков, пороговый блок и блок элементов И, вторые вхо- . ды которого соединены с выходами блока дешифрации, выходы блока регистров

подключены к вторым входам перемножителей, выходы которых подключены к сигнальным входам сумматора, выход которого подключен к второму входу блока вычитания, выходы запоминающего блока подключены к счетным входам 0 блока счетчиков, выход порогового блока подключен к сигнальному входу регистра сдвига, выход выделителя синхроимпульсов подключен к входу генератора тактовых импульсов, выходы которого подключены к входу блока дешифрации, к второму входу запоминающего блока, к третьему входу блока вычитания и к тактовым входам регистра сдвига, блока счетчиков и аналого-цифрового преобразователя, вход которого соединен с входом выделителя синхроимпульсов и является сигналь ным входом приемной стороны устрой . ства, опорным входом и выходами которой являются соответственно второй вход порогового блока и выходы блока элементов И.

5

0

5

i l

m I

Изобретение относится к связи и может найти применение в многоканальных системах для передачи двоичного кода с временным разделением сигналов. Целью изобретения является повышение скорости и помехоустойчивости передачи. Поставленная цель достигается за счет введения на передающей стороне блока 12 регистров, блока 7 дешифрации, блока 6 элементов И, сумматора 11 и цифроаналогового преобразователя 8, а на приемной стороне - блока 17 регистров, сумматора 18, блока 24 дешифрации, генератора 13 тактовых импульсов, выделителя 16 синхроимпульсов, аналогоцифрового преобразователя 22, блока 14 вычитания, запоминающего блока 21, блока 15 счетчиков, порогового блока 23 и блока 25 элементов И.