Устройство усиления Советский патент 1990 года по МПК H03G3/30 

Изобретение относится к радиотехнике, а именно к устройствам регулирования уровня сигнала, реализующим принцип электронного управления.

Цель изобретения - уменьшение нелинейных искажений при перегрузке и расширение частотного диапазона.

На чертеже представлена принципиальная электрическая схема устройства усиления.

Устройство усиления содержит опера-. ционный усилитель 1, первый и второй логарифмирующие транзисторы 2 и 3, первый и второй антилогарифмирующие транзисторы 4 и 5, первый 6, второй 7, третий 8 и четвертый 9 дополнительные транзисторы, первый 10, второй 11, третий 12, четвертый 13 и пятый 14 резисторы, конденсатор 15, диод, выполненный на транзисторе 16, источник 17 питания, вход 18 устройства усиления, вход 19 управления и выход 20 устройства усиления.

Коллектор транзистора 8 подключен к коллектору транзистора 6.

Устройство усиления работает следующим образом.

Допустим, что в режиме покоя напряжение на входе 19 управления имеет нулевое значение (относительно общей шины), соответственно нулевое значение будет иметь и напряжение на базах транзисторов 2-5 (также относительно общей шины). В этом случае напряжения смещения на эмиттер- ных переходах транзисторов 2-5 можно считать одинаковыми, это означает и равенство их эмиттерных (и, следовательно, коллекторных) токов. Суммарный ток транзисторов 2 и 4 соответствует эмиттер- ному току транзистора 16, а суммарный ток транзисторов 3 и 5 - эмиттерному току транзистора 7. Таким образом, эмиттерные токи транзисторов 16 и 7 практически одинаковы.

Абсолютная величина каждого из этих токов определяется с учетом параметров соответствующих цепей отрицательной обратной связи (ООС) по постоянному току с операционного усилителя 1. Основной контур ООС по постоянному току с операционного усилителя 1 образован включением транзисторов 16 и 2, входное сопротивление зтого усилителя оказывается малым, причем транзистор 3 относительно него является управляемым источником тока.

равление по току транзистора 3 (как и транзистора 5), т.е. установление этого тока, осуществляется посредством транзистора 7, причем функции его как управляемого источника постоянного тока обеспечиваются действием ООС через транзисторы 9 и 8. Коллектор транзистора 8 можно подключить и к эмиттеру транзистора 6, тогда действие ООС осуществляется через транзисторы 9, 8 и 6. При этом оказывается увеличенным входное сопротивление транзистора 7 со стороны эмиттера по постоянному току, в то время как величина этого тока стабилизируется действием ООС в образующемся контуре обратной связи, включающем транзисторы 9, 8 и 6. Назовем этот контур ООС дополнительным.

Рассмотрим, что определяет величину эмиттерного тока транзистора 7 в режиме покоя.

Коллекторный ток транзистора 7 (практически равный его току эмиттера) проходит к шине источника питания через резисторы 12 и 11. Сопротивление резистора 11 должно быть в несколько раз меньше сопротивления резистора 12. Проходящий через резистор 11 эмиттерный ток транзистора 8 должен быть в режиме покоя меньше тока коллектора транзистора 7. При этом относительно шины источника питания потенциалы баз транзисторов 9 и 8 оказываются практически одинаковыми и ток через четвертый резистор 13 отсутствует. На основании этого можно сделать вывод, что падение напряжения на сопротивлении резисторов 12 и 11, равное напряжению на эмиттерном переходе транзистора 9, достаточно точно определяет величину постоянного тока коллектора (а следовательно, и эмиттера) транзистора 7:

lK7iU369/(Rl2 + RII),

где 1к7 - коллекторный ток транзистора 7;

иьэЭ - напряжение эмиттерного перехо- да транзистора 9;

Ri2 и RII -сопротивления резисторов 12

и 11.

Половина тока эмиттера транзистора 7 в режиме покоя составляет эмиттерный (а следовательно, и коллекторный) ток транзистора 3, которому автоматически должен соответствовать коллекторный (а следовательно, и эмиттерный) ток транзистора 2, поскольку он вместе с операционным усилителем 1 в основном контуре ООС представляет уменьшенное сопротивление. Соответственно коллекторный ток транзистора 16 должен быть раоен удвоенной величине тока эмиттера транзистора 2. В результате эмиттерный ток транзистора 16 (который замыкается на выход операционного усили

теля 1) задается током эмиттера транзистора 7 в режиме покоя.

Рассмотрим в режиме покоя функционирование дополнительного контура ООС. 5 В этом контуре включены транзисторы 7, 9 и 8 по схеме с общим эмиттером каждый. Усиление по току транзисторов 9 и 8 ограничивается ООС по току через резистор 11 и соответствует отношению сопротивлений. 10 Действием общей ООС в дополнительном контуре сопротивление базовой цепи транзистора 7 вместе с коллекторной цепью транзистора 8 оказывается уменьшенным. Поэтому возможны изменения тока коллек- 15 тора транзистора 6 при установлении режима покоя, практически повторяющиеся изменениями коллекторного тока транзистора 8 (представляющего ток обратной связи в дополнительном контуре ООС). 20 Величина тока эмитгера (и следовательно, коллектора) транзистора 6, определяемая напряжением на его эмиттерном переходе, задается в зависимости от напряжения на эмиттерном переходе транзистора 16 и со- 25 противления резистора 10.

Коллекторный ток транзистора 6 представляет здесь сумму коллекторного тока транзистора 8 и тока через резистор 14, который определяется его сопротивлением 30 и остается практически неизменным при постоянном напряжении источника 17 питания, поскольку относительно мало падение напряжения на промежутке коллектор - эмиттер транзистора 9, причем выходное 5 сопротивление последнего оказывается уменьшенным действием ООС по напряжению через резистор 13.

При подключении коллектора транзистора 8 к эмиттеру транзис- ора 6 в дополни- 0 тельном контуре ООС включен также транзистор 6 по схеме с общей базой, его коллекторынй ток определяется током через резистор 14, причем необходимая величина его эмиттерного тока автоматически обес- 5 печивается установлением соответствующей величины тока коллектора транзистора 8, который замыкается через резистор 10 на выход операционного усилителя 1.

Для пар транзисторов 2 и 4, 3 и 5, 16 и 6 0 необходимо выполнение условий идентичности параметров и температурной компенсации, что достигается использованием соответствующих интегральных сборок.

При изменении температуры в соответ- 5 ствии с температурным коэффициентом напряжения на эмиттерном переходе транзистора 9 изменяется ток транзистора 7 (проходящий через резисторы 12 и 11), а также транзисторов 2-5. При этом для схемы показанной на чертеже необходимое

изменение тока транзистора б обеспечивается соответствующим изменением коллекторного тока транзистора 8. При подключении коллектора транзистора 8 к эмиттеру транзистора 6 ток транзистора 6 остается неизмен- ным. что обеспечивается соответствующим изменением коллекторного тока транзистора 8 (проходящего через первый резистор 10). Для изменения температуры ДТ 100° относительная нестабильность токов транзисторов 2 - 5, 7, 16 может быть до 30%, что практически не имеет большого значения.

При изменении напряжения источника питания токи транзисторов 2 - 5, 7 и 16 остаются практически неизменными: изменяется ток через резистор 14, причем ток коллектора транзистора 8 изменяется на такую же величину, но в противоположном направлении. Последнее не имеет большо- го значения и может быть учтено при расчетах.

В динамическом режиме при синусоидальном входном сигнале форма токов лога- рифмирующих транзисторов 2 и 3, антилогарифмирующих транзисторов 4 и 5 и транзисторов 7 и 1 6 соответствует форме аналогичных токов устройства-прототипа.

В пол.упериод сигнала, соответствую- щий увеличению тока транзистора 16, возрастающее падение напряжения на эмиттерном переходе последнего приводит к росту тока транзистора 6, который ограничивается сопротивлением резистора 10. Это происходит когда дифференциальное сопротивление эмиттерного перехода транзистора 6 становится меньше сопротивления резистора 10, причем максимальный ток (эмиттера или коллектора) может превы- шать примерно вдвое значение тока покоя. При этом ток коллектора транзистора 7 уменьшается по сравнению с его значением в режиме покоя, соответственно уменьшается ток коллектора транзистора 9 и увели- чивается коллекторный ток транзистора 8. Последний составляет ток обратной связи в дополнительном контуре ООС (уменьшающий входное сопротивление транзистора 7), поэтому через коллекторную цепь транзи- стора 8 замыкается коллекторный ток транзистора 6. Изменение (увеличение) тока последнего вызывает снижение тока базы и коллектора транзистора 7, но возникающее увеличение коллекторного тока транзисто- ра 8, практически повторяющее изменение тока коллектора транзистора 6, вместе с тем препятствует дальнейшему снижению тока .транзистора 7 по сравнению со значением в режиме покоя (U).

5 0

5 0

Минимальное значение тока коллектор транзистора 7

1к7мин

Mil59MHH( Rl3 - R11 ) - )з8мэксЯ 11 (Rl3 +

Ri3(Ri2 -Ь RiiJ

где иэб9 мин - напряжение эмиттерного перехода транзистора 9;

э8 макс максимальный ток эмиттера транзистора 8;

Ri3-сопротивление резистора 13. ;

Гарантированное значение 1к7 мин обеспечивает необходимое условие получения малых нелинейных искажений в устройстве усиления.

При подключении коллектора транзистора 8 к эмиттеру транзистора 6 значения 1к7 мин и 1э8 макс остаются теми же, а изменение тока транзистора 6 (по сравнению с режимом пйкоя) оказывается очень малым из-за падения напряжения на резисторе 10 при максимальном коллекторном токе транзистора 8.

В полупериод входного сигнала, соответствующий увеличению тока транзистора 7. возрастаюидее п,.- дение напряжения на резисторах 12 и 11 приводит к насыидению транзистора 9 (максимальный ток базы и коллектора не превышает 1 мА), в то время как транзистор 8 оказь1вается закрытым. Необходимый ток базы транзистора 7 обеспечивается исходным током через резистор 14. Лишнее возбуждение этим током транзистора 7 соответствует некоторому возрастанию его тока эмиттера, которое создает дополнительное токовое смещение транзисторам 2 5, 16. Вследствие этого ограничивается снижение тока транзистора 6 практически до величины исходного тока (в режиме покоя) резистора 14, чему соответ- ствуег необходимое и достаточное возбуждение транзистора 7, поскольку относительное возрастание тока транзисто- ря fi устраняет возможность лишнего возбуждения. Таким образом, минимальное значение тока транзистора 16 соответствует практически исходному току через резистор 14 (при малых токах транзисторов 16 и 6 влиянием сопротивления резистора 10 можно пренебречь).

Минимальные значения токов транзисторов 16 и 7 расчетом можно обеспечить одинаковыми для получения наименьших нелинейных искажений.

При равенстве исходных токов покоя логарифмирующих 2 и 3 и антилогарифмирующих 4 и 5 транзисторов с подачей поло- .жительного напряжения на вход 19 управления токи логарифмирующих транзисторов 2 и 3 уменьшаются, а токи антилогарифмирующих транзисторов 4 и 5 увеличиваются, что соответствует увеличению коэффициента передачи устройства. Как только токи антилогарифмирующих транзисторов 4 и 5 станут близкими к значению тока покоя транзисторов 16 и 7, дальнейшее увеличение коэффициента передачи устройства происходит за счет уменьшения токов логарифмирующих транзисторов 3 и 2, что очень важно для получения наименьшего уровня шума на выходе устройства. При подаче на вход 19 управления отрицательного напряжения осуществляется снижение коэффициента передачи устройства за счет уменьшения токов антилогарифмирующих транзисторов 4 и 5, поскольку увеличение токов логарифмирующих транзисторов 2 и 3 ограничивается значением тока покоя транзисторов 16 и 7.

Формула изобретения

Устройство усиления,.содержащее опе- рац| :онный усилитель, выводы питания которого подключены к первой и второй шинам источника питания соответственно, инвертирующий вход является входом устройства усиления, первый и второй логарифмирующие транзисторы, имеющие разную структуру, коллекторы которых сое- динеиы с инвертирующим входом операционного усилителя, неинвертирующий вход которого подключен к общей шине, первый и второй антилогарифмируюидие транзисторы, структуры которых соответствуют струк- туре одноименных логарифмирующих транзисторов, эмиттеры первого и второго логарифмирующих транзисторов соединены с эмиттерами соответственно первого и второго антилогарифмирующих транзисто- ров, коллекторы которых являются соответствующими выходами устройства усиления,

причем базы первого логарифмирующего и второго антилогарифмирующего транзисторов являются входом, управлечия устройства усиления, а также первый и второй дополнительные транзисторы, имеющие структуру первого логарифмирующего транзистора, третий и четвертый дополнительные транзисторы, имеющие структуру второго логарифмирующего транзистора, конденсатор, первый, второй, третий, четвертый и пятый резисторы и диод, при этом выход операционного усилителя через конденсатор соединен с базой второго и коллектором первого дополнительных транзисторов, база первого дополнительного транзистора соединена с анодом диод.м, эмиттер - с первым выводом первого резистора, эмиттер третьего дополнительного транзистора через второй резистор соединен с первой шиной источника питания, о т- личающееся тем, что, с целью уменьшения нелинейных искажений при перегрузке и расширения частотного диапазона, эмиттер второго дополнительного транзистора соединен с эмиттером второго логарифмирующего транзистора, коллектор - с базой четвертого дополнительного транзистора, через четвертый резистор - с базой третьего дополнительного транзистора и коллектором четвертого дополнительного транзистора, эмиттер которого соединен с первой шиной источника питания, пятый резистор включен между базами второго и третьего дополнительных транзисторов, при этом эмиттер первого логарифмирующего транзистора соединен с анодом диода, катод которого подключен к второму выводу первого резистора и выходу операционного усилителя, причем коллектор третьего дополнительного транзистора соединен с выводом промежутка коллектор - эмиттер первого дополнительного транзистора.

209

Изобретение относится к радиотехнике. Цель изобретения - уменьшение нелинейных искажений при перегрузке и расширение частотного диапазона. Устройство содержит операционный усилитель 1, логарифмирующие транзисторы (Т) 2 и 3, антилогарифмирующие Т 4 и 5, Т 6 - 9, резисторы 10 - 14, конденсатор 15, диод, выполненный на Т 16, и источник 17 питания. Цель достигается за счет обеспечения минимальных значений токов Т 7 и 16. 1 ил.